Эволюция шинной архитектуры IBM PC

Чтение слова из оперативной памяти происходит в течение четырех тактов CLK (тактовых импульсов на входе 31 микропроцессора), или двух внутренних состояний процессора (т.е. каждое состояние процессора длится 2 такта синхросигнала CLK). Во время первого состояния, обозначаемого как Ts, процессор выставляет на адресную шину значение адреса, по которому будет читаться слово. Кроме того, он формирует на шине совместно с шинным контроллером соответствующие значения управляющих сигналов. Эти сигналы и адрес обрабатываются схемой управления памятью, в результате чего, начиная с середины второго состояния процессора Ts (т.е. в начале четвертого такта CLK) на шине данных появляется значение содержимого соответствующего слова из оперативной памяти. И, наконец, процессор считывает значение этого слова с шины данных. На этом перенос (копирование) значения слова из памяти в процессор заканчивается.

Организация системы шин L, S, X и M в компьютере РС/АТ.

Следует отметить, что описанная выше система из одной, разбитой на три секции, шины, использовалась лишь в древних ЭВМ класса IBM PC XT. Имея название “Общая шина”, она и впрямь пронизывала весь компьютер, позволяя соединить в каждый момент времени процессор с одним из приборов памяти либо одним из контроллеров периферийных устройств. На самом деле в нашем компьютере имеется не одна, а несколько шин (рис.2). Основных шин четыре, и обозначаются они как L-шина, S-шина, М-шина и X-шина. У L-шина (или локальная шина) линии адреса и данных связаны непосредственно с микропроцессором. Можно ввести понятие удаленности шины от процессора, считая, что чем больше буферов отделяют шину, тем она более удалена от процессора. Тогда L-шина может считаться ближайшей к процессору.

Рис 2. Шинная организация IBM PC AT

Основной шиной, связывающей компьютер в единое целое, является S-шина, или системная шина, к которой подключаются адаптеры периферийных устройств, не входящих в состав системного ядра. Именно она выведена на 8 специальных разъемов-слотов. Эти слоты хорошо видны на системной плате компьютера: в них установлены платы периферийных адаптеров (дисплея, флоппи-диска, винчестера, мыши и т.д.).

При переходе с шины L на шину S сигналы процессора должны претерпеть определенную трансформацию. В частности, максимальная нагрузочная способность линий микропроцессора не превышает одного TTL входа, так как максимальный выходной ток этих линий не должен превышать 1мА. Поэтому между линиями L - шины и S - шины должны располагаться буферные элементы, повышающие мощность выводов как минимум в сто раз. Кроме того, шина данных микропроцессора не всегда должны соединяться с остальными частями ЭВМ. При выполнении так называемого внепроцессорного обмена микропроцессор вообще должен быть отключен от остальных схем компьютера.

Защелкивание (этот распространенный в среде инженеров - электронщиков термин обозначает сохранение информации в регистре) кода адреса необходимо по следующей причине. К тому моменту, когда на шинах данных появляется информация, подлежащая перемещению в микропроцессор или из него, должен уже быть подготовлен тракт передачи этой информации от источника к приемнику, проходящий через систему шин и образованный целым набором буферных усилителей и шинных формирователей. Как известно, переключение выводов микросхем из высокоимпедансного состояния в рабочее, а также переключение направления передачи информации требует определенного времени. Кроме того, время затрачивается на дешифрацию элементов, участвующих в данном обмене. Следовательно, адресная информация должна быть выставлена на шину заблаговременно - еще в конце машинного цикла, предшествующего циклу рассматриваемого обмена, и сохраняться в регистре. Кроме того, для максимально возможного увеличения скорости обмена адресная информация, необходимая для дешифрации периферийных микросхем, вообще фиксируется и участвует в подготовке обмена начиная примерно с середины предыдущего цикла. Этот вариант адреса, образующийся на линиях LA(17) - LA(23), и соответствующий адресу обмена в следующем цикле, меняется уже тогда, когда на остальных линиях адреса системной шины еще присутствует информация, соответствующая адресу обмена в текущем цикле.

3. ЭВОЛЮЦИЯ ШИННОЙ АРХИТЕКТУРЫ

Когда микропроцессор с рассмотренной шинной архитектурой выполняет команду чтения из памяти, воздействие (адрес и сигналы управления) с локальной L шины попадает на системную S шину, а только затем на шину памяти M. После этого данные, считанные из памяти, опять-таки попадают на системную шину, а с нее - на локальную. Очевидно, что каждый перенос информации через тот или иной буферный элемент сопровождается определенной задержкой. И пусть одна задержка невелика (не более 10 наносекунд), но суммарно их набирается довольно много, что и определяет ту довольно низкую тактовую частоту, на которой работали первые IBM PC - 12, или даже 8 Мгц.

Рис 3. Классическая архитектура IBM PC AT 286

Для устранения таких потерь в более поздних моделях IBM PC AT 286 основная оперативная память выделяется в особую подсистему и доступ к ней осуществляется не через системную шину, а параллельно с доступом к системной шине. Как правило, это связано с наличием интегрированного контроллера шины данных. Суммарная задержка передачи данных в этом случае сокращается примерно до 20 нс, а тактовая частота повышается до 25 МГц.

Рис 4. Архитектура IBM PC AT 286 поздних моделей

Дальнейшее совершенствование систем в этом направлении привело к тому, что переход от шины данных LD локальной шины к шине MD шины памяти упростился до предела. Функцию контроллера шины данных в этом случае выполняет обычный шинный формирователь. На первый взгляд, в нем нет необходимости и можно было бы просто объединить шины LD и MD. Но по соображениям согласования электрических сигналов этого нельзя делать.

Рис 5. Архитектура IBM PC AT 386 с конвертором системной шины

Дальнейшие возможности повышения производительности процессора связаны с поисками решений в области архитектуры РС АТ. Введение кэш- памяти позволило ослабить требования по времени доступа к основной оперативной памяти (кэш-память - это статическая память с малым временем доступа, которая не “видна” для программного обеспечения. Объем ее колеблется от 128Кбайт до 1 Мбайт). При этом на локальной шине, кроме микропроцессора и сопроцессора, появляется контроллер управления кэш- памятью. При объеме памяти 128 Кбайт вероятность того, что необходимая микропроцессору информация окажется в кэш-памяти, составляет 95-98%. Эффективность кэш-памяти становится значительной на частотах выше 20 Мгц, так как в этом случае потери производительности из-за задержек доступа к оперативной памяти очень чувствительны.

Последующие архитектурные изменения связаны с переходом от процессоров, имеющих 32 разрядные шины данных (i80386 и i80486), к процессорам, имеющим 64 разрядные шины, а именно к процессорам Pentium, Pentium Pro и Pentium II.

Рис 6. Архитектура IBM PC AT с кеш-памятью

ЗАКЛЮЧЕНИЕ

Кроме удачных решений как например общая шина, архитектура IBM PC имеет и один существенный недостаток – центральный процессор. Поэтому иногда компьютеры построенные по этой архитектуре сравнивают иногда с заводом, где директор управляет всеми станками завода и увеличение производительности означает не появление “новых сотрудников завода”, а лишь увеличение скорости с которой работает директора.

Но компьютеры этого типа сумели частично учесть этот недостаток, за счет введения сопроцессоров и процессоров периферийных устройств.

Спустя четверть века после своего появления архитектура IBM PC по факту является архитектурой самого массового семейства персональных компьютеров. Она продолжает эволюционировать и развиваться. Под развитием в данном случае подразумевается способность использовать новые технические и технологические новшества. Примером чего может служить USB (Universal Serial Bus, универсальная последовательная шина). Формально не имеющая отношения к архитектуре, она оказалась тем ключом, который превратил компьютер из сложного в настройке технического устройства в почти бытовой прибор, не требующий от пользователя специальных знаний и навыков. Архитектура IBM PC позволила органично и безболезненно интегрировать это новшество в свою структуру.

СПИСОК ИСПОЛЬЗУЕМОЙ ЛИТЕРАТУРЫ

1                    Питер Нортон, Кори Сандлер, Том Баджет, Персональный компьютер изнутри. М.: Бином, 1995.

2                    Левкин Г.Н., Левкина В.Е. Введение в схемотехнику ПЭВМ IBM AT. М.:МПИ, 1991.

3                    Джордейн. Справочник программиста персонального компьютера IBM PC.

4                    Ред. Якубовский С.В. Аналоговые и цифровые интегральные схемы. М.:Радио и связь, 1985.

5                    В.Э. Фигурнов, “IBM PC для пользователя. Краткий курс” , Москва, “Инфра-М”, 1998 г.

6                    КОМПЬЮТЕРРА ONLINE/ разъемы PCI Express/ http://www.computerra.ru/offline/2004/547/34177/

7                    СтудЗона/ Устройство ПЭВМ фирмы IBM. Периферийное оборудование. Назначение и история создания ПЭВМ/ http://www.studzona.com/referats/view/17811

8                    Википетия/ IBM PC/  http://ru.wikipedia.org/wiki/IBM_PC

9                    Принципы устройства современных МПС/ http://dplm2008.narod.ru/str/lectures_on_mps/2.html

10               Информационные технологии/ Учебник по информатике/ http://solidbase.karelia.ru/edu/zonna/3_ychebnik_1.htm

2