Диагностические тесты для контроля подсистем памяти

По  организации программно доступного адресного пространства:

• Реальная или физическая память - память, способ адресации которой соответствует физическому расположению ее данных;
• Виртуальная память - память, способ адресации которой не отражает физического расположения ее данных;
• Оверлейная память - память, в которой присутствует несколько областей с одинаковыми адресами, из которых в каждый момент доступна только одна.

По  удаленности и доступности для  центрального процессора:

• Первичная память доступна центральному процессору без какого-либо обращения к внешним устройствам. Это регистры процессора (процессорная или регистровая память) и кэш процессора (если есть);
• Вторичная память доступна центральному процессору путем прямой адресацией через шину адреса (адресуемая память) или через другие выводы.

Таким образом доступна основная память (память, предназначенная для хранения текущих  данных и выполняемых программ) и  порты ввода-вывода (специальные  адреса, через обращение к которым  реализовано взаимодействие с прочей аппаратурой);

Третичная память доступна только путем нетривиальных последовательностей действий. Сюда входят все виды внешней памяти, доступной через устройства ввода-вывода.

Компьютерная  память является одним из наиболее главных вопросов устройства компьютера, так как она обеспечивает поддержку одной из наиважнейшей функций современного компьютера, - способность длительного хранения информации.

 

 

2.Оперативная память

1. Организация оперативной памяти

Микросхемы DRAM выпускают с разрядностью данных 1, 4, 8/9, 16/18 бит. Минимальной единицей упаковки, которая воспринимается системной платой компьютера, является банк памяти. Банк представляет собой объединение микросхем, обеспечивающее разрядность данных шины памяти. Так, для 386SX банк имеет разрядность 16 бит, для 386DX-486 — 32 бита, а для P5–P6 — 64 бита (8 байт). В банке все одноименные адресные входы микросхем и линии RAS# соединяются параллельно. Каждый банк выбирается своим сигналом RAS#. Линии CAS# или (и) WE должны быть индивидуальными для каждого байта, чтобы обеспечить возможность индивидуальной записи в любой байт банка. Микросхемы собираются в модули разрядностью 1 (SIMM-30, SIPP), 4 (SIMM-72) или 8 байт (DIMM). Модули могут содержать один или два банка микросхем (двусторонние модули). Однако полный банк памяти для машин с процессорами P5–P6 набирается парой модулей SIMM-72 или одним DIMM. Количество банков на системной плате ограничивается возможностями чипсета (количеством линий RAS#) или (и) количеством слотов для памяти. Первое ограничение является причиной известной проблемы с “двусторонними” модулями — в ряде плат установка такого модуля в один слот не позволяет использовать еще один слот. Увеличению числа слотов препятствует ограниченная нагрузочная способность шины памяти — каждый слот (тем более, с модулем) вносит паразитную емкость и индуктивность, ограничивающие быстродействие шины. Из-за влияния этой нагрузки для работы модулей SDRAM на частоте шины 100 МГц была разработана спецификация PC100, в которой кроме требований к быстродействию микросхем памяти задаются и правила разводки сигнальных и питающих проводников и прочие конструктивные нюансы. Теперь появляется и аналогичная спецификация PC133 — для частоты шины 133 МГц. Однако повышение тактовой частоты традиционной шины памяти технически сложно из-за большого числа сигнальных проводников. Популярные ныне модули DIMM SDRAM используют 32 адресных и управляющих линии и 64 (72 или 80 с контрольными) линии данных, при этом каждый дополнительный слот памяти требует еще несколько управляющих линий. На высоких частотах приходится учитывать задержки распространения сигналов в проводниках, и что самое неприятное — неодинаковость этих задержек, или перекос (skew).

Общеизвестно, что производительность компьютера зависит от объема установленной  оперативной памяти. Структурная  схема  оперативной  памяти приведена  на рис. 2.

Рис. 2 - Структура оперативной памяти

Объем устанавливаемой оперативной памяти - это еще не все. Если несколько лет назад доминирующее положение на рынке занимала память РС 100, а позднее РС 133 8ЕаАМ, то сейчас существует несколько различных типов памяти: DDR/333/400/533 ЗОНАМ, ОiЭК2-400/533/667/800, а к 2009 году аналитики прогнозируют господство ОО1{3. Поэтому актуальным становится вопрос о выборе типа устанавливаемой памяти.

 

2.2 Принципы функционирования памяти

 

Оперативная память, которая также именуется RАМ (Random Access Memory - память с произвольным доступом), используется центральным процессором для совместного хранения данных и исполняемого программного кода. Отличительной особенностью RАМ является ее быстродействие, которое очень важно для современных процессоров. По принципам действия RАМ можно разделить на динамическую и статическую. Различие между этими типами памяти заключается в принципе хранения информации.

Поскольку элементарной единицей информации является бит, оперативную память можно рассматривать как некий набор ячеек, каждая из которых может хранить один информационный бит. Различие между динамической и статической памятью заключается в конструктивных особенностях элементарных ячеек для хранения отдельных битов.

В статической  памяти ячейки построены на различных  вариантах триггеров - транзисторных схем с двумя устойчивыми состояниями. После записи бита в такую ячейку она может пребывать в одном из этих состояний и сохранять записанный бит сколь угодно долго - необходимо только наличие питания. Отсюда и название памяти - статическая, то есть пребывающая в неизменном состоянии. Достоинством статической памяти является ее быстродействие, а недостатками - высокое энергопотребление и низкая удельная плотность данных, поскольку одна тригерная ячейка состоит из нескольких транзисторов и, следовательно, занимает немало места на кристалле. К примеру, микросхема емкостью 4 Мбит состояла бы более чем из 24 млн. транзисторов, потребляя соответствующую мощность.

В динамической памяти элементарная ячейка представляет собой конденсатор, выполненный  по КМОП-технологии. Такой конденсатор  способен в течение некоторого, хотя и очень малого, промежутка времени  сохранять электрический заряд, наличие которого можно ассоциировать с информационным битом. Упрощая, можно сказать, что при записи логической единицы в ячейку памяти конденсатор заряжается, при записи нуля -разряжается. При считывании данных каждый конденсатор разряжается (через схему считывания), и если заряд конденсатора был ненулевым, то на выходе схемы считывания устанавливается единичное значение. Кроме того, поскольку при считывании конденсатор разряжается, его необходимо зарядить до прежнего значения. Поэтому процесс считывания (обращения к ячейке) сочетается с подзарядкой конденсаторов, то есть с регенерацией заряда. К тому же, если обращения к ячейке не происходит в течение длительного времени, то со временем за счет токов утечки конденсатор разряжается (неизбежный физический процесс) - и информация теряется. Вследствие этого память на основе массива конденсаторов требует постоянного периодического подзаряда конденсаторов. Для компенсации утечки заряда применяется регенерация, основанная на периодическом циклическом обращении к ячейкам памяти, так как каждое такое обращение восстанавливает прежний заряд конденсатора. Регенерация в микросхеме происходит одновременно по всей строке матрицы при обращении к любой из ее ячеек, то есть достаточно циклически перебрать все строки. К достоинствам динамической памяти относятся высокая удельная плотность размещения данных и низкое энергопотребление, а к недостаткам -низкое быстродействие по сравнению со статической памятью.

 

1. Память DDR SDRAM

Самый простой способ увеличения максимальной пропускной способности памяти заключается в увеличении частоты ее работы. Однако на практике реализовать это совсем не просто. Элементарной ячейкой динамической памяти является конденсатор - инерционное по своей природе устройство. Чтобы произвести считывание информации с конденсатора, необходимо его разрядить, для чего требуется определенное время, пропорциональное емкости конденсатора, сделать это мгновенно невозможно. Следовательно, нельзя повышать частоту ядра памяти до бесконечности. Кроме того, динамическая память требует периодической регенерации, чтобы восстанавливать заряды конденсаторов, а для зарядки конденсаторов тоже необходим определенный временной интервал. В результате повышение частоты ядра памяти сопряжено с непреодолимыми трудностями. Конечно, применение более миниатюрных конденсаторов повышает их быстродействие, однако для этого нужно использовать иную проектную норму при производстве чинов памяти. К тому же переход на новый технологический процесс производства не может кардинально увеличить скорость работы памяти.

Поэтому, кроме банального увеличения частоты  работы памяти, для увеличения ее пропускной способности часто используют иные приемы. О некоторых из них, таких  как пакетный режим передачи и  организация чередующихся банков, мы уже упоминали. Однако более кардинальным способом увеличения пропускной способности памяти стал переход к стандарту DDR. Синхронная динамическая память DDRA SDRAM пришла на смену SDRAM и обеспечивает в два раза большую пропускную способность. Аббревиатура DDR (Double Data Rate) в названии памяти означает удвоенную скорость передачи данных. Аналогично обычную SDRAM-память называют SDR (Single Data Rate), то есть памятью с одинарной скоростью передачи.

Как уже отмечалось, основным сдерживающим элементом увеличения тактовой частоты  работы памяти является само ядро памяти (массив элементов хранения). Однако, кроме ядра памяти, в модуле присутствуют и буферы промежуточного хранения (I/О logiс), через которые ядро памяти обменивается данными с шиной памяти. Эти буферы имеют значительно более высокое быстродействие нежели само ядро, поэтому тактовую частоту работы самой шины памяти и буферов обмена можно легко увеличить. Именно такой способ и используется в DDR-памяти.

В обычной SDRAM-памяти ядро и буферы обмена работают в синхронном режиме на одной и той же частоте. Передача каждого бита из буфера происходит с каждым тактом работы ядра памяти

В DDR-памяти каждый буфер ввода-вывода передает два бита за один такт, то есть фактически работает на удвоенной тактовой частоте, оставаясь при этом полностью синхронизированным с ядром памяти. Однако, чтобы такой режим работы стал возможным, необходимо, чтобы эти два бита были доступны буферу ввода-вывода на каждом такте работы памяти. Для этого требуется, чтобы каждая команда чтения приводила к передаче из ядра памяти в буфер сразу двух бит. Для этого используются две независимые линии передачи от ядра памяти к буферам ввода-вывода. Из буфера ввода-вывода биты затем поступают на шину данных в требуемом порядке.

Поскольку при таком способе организации  работы памяти происходит предвыборка  двух бит перед передачей их на шину данных, этот способ также называет Рrе- каждым fetch 2 (предвыборка 2).

Чтобы синхронизировать работу ядра памяти и буферов ввода-вывода, используется одна и та же тактовая частота (одни и те же тактирующие импульсы). Только если в самом ядре памяти синхронизация осуществляется по положительному фронту тактирующего импульса, то в буфере ввода-вывода для синхронизации используется как положительный, так и отрицательный фронт тактирующего импульса. Таким образом, передача двух бит в буфер ввода-вывода по двум раздельным линиям осуществляется по положительному фронту тактирующего импульса, а их выдача на шину данных происходит как по положительному, так и по отрицательному фронтам тактирующего импульса. Это обеспечивает в два раза более высокую скорость работы буфера и, соответственно, вдвое большую пропускную способность памяти.

Все же остальные принципиальные моменты DDR-памяти не изменились: структура нескольких независимых банков позволяет совмещать выборку данных из одного банка с установкой адреса в другом банке, то есть можно одновременно иметь две открытые страницы. доступ к этим страницам чередуется (Bank interleaving), что приводит к устранению задержек и обеспечивает создание непрерывного потока данных.

DDR-память  настраивается в процессе работы  путем установки соответствующих  регистров, как и SDRAM-память. Кроме  того, DDR-память, как и SDRAM, предназначена  для работы с системными частотами 100 и 133, 166 и 200,216,250 и 266 МГц DDR-память, работающую на частоте 100 МГц, иногда обозначают как DDR2ОО, подразумевая при этом, что <<эффективная>> частота памяти составляет 200 МГц (данные передаются два раза за такт). Аналогично, при работе памяти на частоте 133 МГц используют обозначение DDR266, при частоте 166 МГц - DDRЗЗЗ, при частоте 200 МГц - DDR400 и т. д. Нетрудно рассчитать и пропускную способность DDR-памяти. Учитывая, что ширина шины данных составляет 8 байт, для памяти DDR2ОО получим 200 МГц х 8 байт = 1,6 Гбайт/с, для памяти DDR266 - 2,1 Гбайт/с, для DDR333 - 2,7 Гбайт/с, для DDR4ОО - 3,2 Гбайт/с, для DDR433- 3,5 Гбайт/с, для DDR500 - 4,0 Гбайт/с, для DDR5ЗЗ -4,3 Гбайт/с.

Обозначение типа DDR200, DDR266, DDR333 и т. д. кажется вполне логичным и понятным, официально принято другое обозначение этой памяти. В названии используется не «эффективная» частота, а пиковая пропускная способность, то есть память DDR200 обозначается как DDR РС 1600, DDR2б6 -как DDR РС2100, DDRЗЗЗ - как РС2700, а DDR4ОО -то есть как РСЗ2ОО.

Кроме частоты, память, как уже отмечалось, характеризуется схемой тайминга (tCL>tRCD>tRp). Для памяти DDR2ОО тайминг всегда 2-2-2, а вот для остальных типов памяти тайминг может быть различным, К примеру, встречаются тайминги 3-3-3, 2,5-3-3, 2-3-3 и 2,5-2-2.

В настоящее  время память DDR4ОО является наиболее распространенной. Кроме того, во всех современных чипсетах частота шины памяти не превосходит 400 МГц, а память типа DDR433, DDR500 и DDR5ЗЗ является нестандартизированной.

Память типа DDR433, DDR500 и DDR533 отличается от остальных типов памяти только способностью работать на более высоких частотах ядра памяти. Это, во-первых, не препятствует ее использованию и на более низких частотах, а во-вторых, позволяет применять при разгоне системы. Кроме того, при использовании этих типов памяти на частоте 400 МГц возможно уменьшение таймингов памяти (идеальный случай соответствует таймингу 2-2-2), что можно рассматривать как своеобразный разгон памяти.

 

2.4 Память DDR2 SDRAM

 

Если  следовать терминологии SDR (Single Data Rate) и DDR (Double Data Rate), то память DDR2 было бы логично назвать QDR (Quadra Data Rate), так как этот стандарт подразумевает в четыре раза большую скорость передачи. То есть в стандарте DDR2 при пакетном режиме доступа данные передаются четыре раза за один такт. Для организации данного режима работы памяти необходимо, чтобы буфер ввода-вывода работал на учетверенной частоте по сравнению с частотой ядра памяти. Достигается это следующим образом: ядро памяти, как и прежде, синхронизируется по положительному фронту тактирующих импульсов и с приходом каждого такого положительного фронта по четырем независимым линиям передает в буфер ввода-вывода четыре бита информации (выборка четырех битов за такт). Сам буфер ввода-вывода тактируется на удвоенной частоте ядра памяти и синхронизируется как по положительному, так и по отрицательному фронту этой частоты. То есть с приходом положительного и отрицательного фронта происходит передача информации в мультиплексном режиме на шину данных. Это позволяет за каждый такт работы ядра памяти передавать четыре бита на шину данных, то есть вчетверо повысить пропускную способность памяти.

По  сравнению с DDR, память DDR2 позволяет  обеспечить ту же пропускную способность, но при вдвое меньшей частоте ядра. К примеру, в памяти DDR4ОО ядро функционирует на частоте 200 МГц, а в памяти DDR2-400 -- на частоте 100 МГц. В этом смысле память DDR2 имеет значительно большие потенциальные возможности для увеличения пропускной способности по сравнению с памятью DDR

 

2.5 Память DDR3 SDRAM

 

Память DDRЗ является логическим развитием  стандарта DDR2. Стандарт DDRЗ был принят летом 2007 года, однако многие производители  еще до официального утверждения  спецификации успели представить новые  модули. Основную долю рынка этот стандарт завоевал в 2009 году.

Эффективная частота работы DDRЗ-памяти будет  составлять от 800 до 1600 МГц. Кроме увеличенной  пропускной способности, память DDRЗ будет также выгодно отличаться и уменьшенным энергопотреблением. Так, если модули DDR-памяти работают при напряжении питания 2,5 В, а модули DDR2-при 1,8 В, то модули DDRЗ функционируют при напряжении питания 1,5 В (на 16,5 % меньше, чем для памяти DDR2). Снижение напряжения питания достигается за счет использования 90-нанометрового техпроцесса производства микросхем памяти и применения транзисторов с двойным затвором (Dual gate), что способствует снижению токов утечки.