Контрольная работа по «Архитектура вычислительных систем»

Министерство образования  и науки Российской Федерации

Федеральное государственное бюджетное  образовательное учреждение

высшего профессионального образования

«Московский государственный  университет технологий и управления

имени К.Г. Разумовского»

Филиал ФГБОУ ВПО «МГУТУ им. К.Г. Разумовского» в г. Мелеузе

(Республика Башкортостан)

 

 

 

Контрольная работа

 

по дисциплине: «Архитектура вычислительных систем»

 

 

Выполнил:

студент 2 курса

Усманов Рустем Султанович

институт: САиИ БЗС

специальность: ИВТ

шифр: 566-220700-11с

работа сдана на проверку

 

преподаватель:

Яшин Денис Дмитриевич

оценка:__________

 

 

 

 

Мелеуз 2013 г

 

Содержание

 

16-разрядные микропроцессоры  семейства х86(на примере Intel 8086)  3

Организация ввода-вывода         12

Организация прерываний         13

Задание 2            18

Список литературы          19

 

16-разрядные микропроцессоры  семейства х86

(на примере  Intel 8086)

 

Микропроцессор Intel-8086 появился как  результат совершенствования МП Intel-8080, и архитектура обоих процессоров  имеет много общего. Преемственность этих микропроцессоров выражается в программной совместимости снизу вверх, благодаря которой для Intel-8086 можно использовать программное обеспечение Intel-8080.

Микросхема Intel-8086 представляет собой  однокристальный 16-битовый МП, выполненный по n-МОП-технологии (металло-оксидный проводник). Кристалл микросхемы размерами 5,5x5,5 мм содержит около 29000 транзисторов и потребляет 1,7 Вт от источника питания 5B. Схема выпускается в 40-выводном корпусе. Синхронизируется импульсами с частотой повторения 25 МГц от внешнего тактового генератора. Основные операции обработки данных типа регистр-регистр выполняются с быстродействием 1,66 х 10⁶ оп/с.

Intel-8086 содержит 14 16-битовых внутренних  регистров и образует 16-битовую шину данных для связи с внешней памятью и портами ввода–вывода. Шина адреса имеет 20 линий, что позволяет адресоваться к памяти емкостью до 1 Мбайт = 2²⁰ = 1 048 576 байт. Пространство памяти разделяется на сегменты по 64 кбайт. Сегментация обеспечивает удобный механизм вычисления физических адресов и способствует модульному проектированию программного обеспечения. При выполнении операций ввода-вывода используются 8- или 16-битовые адреса, МП может обращаться к портам (регистрам ввода – вывода), суммарная емкость памяти которых составляет 64 кбайт.

В БИС Intel-8086 реализована многоуровневая система прерываний с числом векторов до 256. Адреса подпрограмм прерывания занимают область емкостью 1 Кбайт, которая располагается в памяти, начиная с младших адресов.

Предусмотрена также организация прямого доступа к памяти, при котором МП приостанавливает работу и переводит в третье состояние шины адреса, данных и управления.

Для сокращения необходимого числа  выводов БИС младшие 16 адресных линий  мультиплексированы во времени с  линиями данных и составляют единую шину адреса/данных (AD15…AD0).

Мультиплексирование шин микропроцессора  Intel-8086.

 

Четыре старшие адресные линии  аналогично мультиплексированы с линиями состояния. В первом такте цикла шины (цикла обращения к ЗУ или УВВ) МП выдает на эту шину младшие 16 бит адреса памяти или полный адрес внешнего устройства. Адрес должен быть зафиксирован и сохранен в течение всего цикла, для чего используется внешний регистр-защелка, куда записывается адресная информация с помощью строба ALE. Регистр-защелка должен иметь три стабильных выходных буфера и обеспечивать малое время переключения при большой нагрузочной способности. Во второй половине цикла шины по линиям AD15…AD0 передаются адреса данных или байты команд, сопровождаемые стробом данных DEN.

Линии A19/S6–A16/S3 – мультиплексные выходные линии адреса/состояния. В первом такте на эти линии выдаются старшие 4 бит адреса памяти, а при адресации ВУ – нули. В остальных тактах цикла шины МП выдает на эти линии сигналы состояния S6…S3. Код на линиях S4, S3 определяет сегментный регистр, участвующий в формировании физического  адреса  памяти, указывает сегмент памяти, к которому производится обращение. Сигналы S4, S3 используются для расширения адресного пространства системы. Отдельный банк памяти объемом 1 Мбайт выделяется каждому из четырех сегментов. К линиям S4, S3 подключается дешифратор, который выбирает соответствующий банк памяти. Такой прием обеспечивает расширение адресной памяти до 4 Мбайт и защиту от ошибочной записи в сегмент, перекрывающийся с другими сегментами.

Сигнал S5 соответствует состоянию флага разрешения прерываний: IF = 0 – прерывания запрещены, IF = 1 – прерывания разрешены. Этот сигнал аналогичен выходу разрешения прерывания INTА микропроцессора INTEL-8080. Сигнал S6 не используется и всегда равен нулю.

МП имеет два режима работы (минимальный/максимальный), который задается сигналом на его выводе MN/MX (если его установить в 1 – минимальный режим, если в 0 – максимальный), при этом изменяются функции восьми управляющих сигналов. В максимальном режиме линии S2…S0 – сигналы состояния, обеспечивают информацию о типе выполняемого цикла шины.

 

Циклы шины МП Intel-8086

S2 S1 S0	Тип цикла шины
0  0  0	Подтверждение прерывания
0   0  1	Чтение ВУ
0   1  0	Запись ВУ
0   1  1	Останов
1   0   0	Выборка команды
1  0   1	Чтение ЗУ
1   1   0	Запись ЗУ
1  1 1	Цикла шины нет

Сигналы состояния подаются в контроллер шины, который дешифрует их и формирует расширенный набор управляющих сигналов.

Структура микропроцессора содержит две независимые части: операционное устройство, реализующее заданные командой операции, и устройство шинного интерфейса, осуществляющее выборку команд из памяти, а также обращение к памяти и внешним устройствам для считывания операндов и записи результатов. Устройства могут работать параллельно, что обеспечивает совмещение процессов выборки и исполнения команд. Это повышает быстродействие МП, так как операционное устройство, выполняет команды, коды которых уже находятся в МП, и поэтому такты выборки команды не включаются в ее цикл.

Структурная схема МП Intel-8086

 

Операционное устройство МП содержит группу регистров общего назначения, арифметико-логическое устройство (АЛУ), регистр флагов F и  устройство управления.

Восемь 16-битовых регистров общего назначения участвуют во многих командах. В этих случаях регистры общего назначения кодируются трехбитовым кодом, который размещается в соответствующем поле (или полях) формата команды.

В соответствии с основным назначением  рассматриваемых регистров выделяют регистры АХ, ВХ, СХ, DX, используемые прежде всего для хранения данных, и регистры SP, BP, SI, DI, которые хранят главным образом адресную информацию. Особенностью регистров АХ, ВХ, СХ, DX является то, что они допускают раздельное использование их младших (low – L) байтов AL, BL, CL, DL и старших (high – H) байтов АН, ВН, СН, DH. Тем самым обеспечивается возможность обработки как однобайтных так и двухбайтных слов и создаются необходимые условия для программной совместимости Intel-8086 и Intel-8080. Все остальные регистры являются неделимыми и оперируют 16-битовыми словами, даже в случае использования только старшего или младшего байтов. Указательные регистры SP и ВР хранят смещение адреса в пределах текущего стекового сегмента памяти, а индексные регистры SI и DI хранят смещение адреса соответственно в текущем сегменте данных и в текущем дополнительном сегменте.

Арифметико-логическое устройство (АЛУ) содержит 16-битовый комбинационный сумматор, с помощью которого выполняются арифметические операции, наборы комбинационных схем для выполнения логических операций, схемы для операций сдвигов и десятичной коррекции, а также регистры для временного хранения операндов и результатов.

К АЛУ примыкает регистр флагов F Его младший байт FL полностью соответствует регистру флагов Intel-8080, а старший байт FH содержит четыре флага, отсутствующие в Intel-8080. Шесть арифметических флагов фиксируют определенные признаки результата выполнения операции (арифметической, логической, сдвига или загрузки регистра флагов). Значения этих флагов (кроме флага AF) используются для реализации условных переходов, изменяющих ход выполнения программы. Различные команды влияют на флаги по-разному:

- CF – флаг переноса, фиксирует значение переноса (заема), возникающего при сложении (вычитании) байтов или слов, а также значение выдвигаемого бита при сдвиге операнда;

- PF – флаг четности (или паритета), фиксирует наличие четного числа единиц в младшем байте результата операции, может быть использован, например, для контроля правильности передачи данных;

- AF – флаг вспомогательного переноса, фиксирует перенос (заем) из младшей тетрады в старшую при сложении (вычитании), используется только для двоично-десятичной арифметики, которая оперирует исключительно младшими байтами;

- ZF – флаг нуля, сигнализирует о получении нулевого результата операции;

- SF – флаг знака, дублирует значение старшего бита результата, который при использовании дополнительного кода соответствует знаку числа;

- OF – флаг переполнения, сигнализирует о потере старшего бита результата сложения или вычитания в связи с переполнением разрядной сетки при работе со знаковыми числами. При сложении этот флаг устанавливается в единицу, если происходит перенос в старший бит и нет переноса из старшего бита или имеется перенос из старшего бита, но отсутствует перенос в него; в противном случае флаг OF устанавливается в нуль. При вычитании он устанавливается в единицу, когда возникает заем из старшего бита, но заем в старший бит отсутствует либо имеется заем в старший бит, но отсутствует заем из него. Имеется специальная команда прерывания при переполнении, которая в указанных случаях генерирует программное прерывание.

Для управления некоторыми действиями МП предназначены три дополнительных флага:

- DF – флаг направления, управляемый командами CLD и STD; определяет порядок обработки цепочек в соответствующих командах: от меньших адресов (DF = 0) или от больших (DF=1);

- IF – флаг разрешения прерываний, управляемый с помощью команд CLI и STI; при IF=1 микропроцессор воспринимает и соответственно реагирует на запрос прерывания по входу INTR; при IF = 0 прерывания по этому входу запрещаются (маскируются) и МП игнорирует поступающие запросы прерываний. Значение флага IF не влияет на восприятие внешних немаскируемых прерываний по входу NMI, а также внутренних (программных) прерываний, выполняемых по команде INT;

- TF – флаг трассировки (прослеживания). При TF = 1 МП переходит в покомандный (пошаговый) режим работы, применяемый при отладке программ, когда автоматически генерируется сигнал внутреннего прерывания после выполнения каждой команды с целью перехода к соответствующей подпрограмме, которая обычно обеспечивает индикацию содержимого внутренних регистров МП.

Устройство управления (УУ) дешифрует  команды, а также воспринимает и вырабатывает необходимые управляющие сигналы. В его состав входит блок микропрограммного управления, в котором реализовано программирование МП на микрокомандном уровне.

Устройство шинного  интерфейса (или просто шинный интерфейс) содержит блок сегментных регистров, указатель команд, сумматор адресов, очередь команд и буферы, обеспечивающие связь с шиной. Шинный интерфейс выполняет операции обмена между МП и памятью или портами ввода – вывода по запросам операционного устройства. Когда операционное устройство занято выполнением команды, шинный интерфейс самостоятельно инициирует опережающую выборку кодов очередных команд из памяти.

Очередь команд представляет собой набор байтовых регистров и выполняет роль регистра команд, в котором хранятся коды, выбранные из программной памяти. Длина очереди составляет 6 байт, что соответствует максимально длинному формату команд. Наличие очереди команд, а также способность операционного устройства и шинного интерфейса работать параллельно, позволяют совместить во времени фазы выборки команды и выполнения заданной операции: пока одна команда исполняется в операционном устройстве, шинный интерфейс осуществляет выборку следующей команды. Таким образом, достигаются высокая плотность загрузки шины и повышение скорости выполнения программы.

Шинный интерфейс  инициирует выборку следующего командного слова автоматически, как только в очереди освободятся два  байта. Ясно, что опережающая выборка команд позволяет экономить время только при естественном порядке выполнения команд. Когда операционное устройство выполняет команду передачи управления (перехода) в программе, шинный интерфейс сбрасывает очередь, выбирает команду по новому адресу, передает ее в операционное устройство, а затем начинает заполнение очереди из следующих ячеек памяти. Эти действия предпринимаются в условных и безусловных переходах, вызовах подпрограмм, возвратах из подпрограмм и при обработке прерываний.