Автор работы: Пользователь скрыл имя, 03 Ноября 2013 в 21:46, курсовая работа
В заданной РЭС осуществить управляющую функцию по одному из заданных параметров с помощью контроллера, построенного на МПК, разработать электрическую принципиальную схему проектируемого контроллера и составить программу (драйвер) реализуемую управляющую функцию на языке Ассемблер заданного МПК.
В каждом конкретном случае разработчик должен определить, какая часть названных средств и в каком объеме может удовлетворять поставленной задаче. Наиболее распространенной и общей для одноплатных микроконтроллеров является структура с тремя шинами, представленная на рис. 1.1. Шиной системы называют физическую группу линий передачи сигналов, имеющих схожие функции в рамках системы.
Задание: |
В заданной РЭС осуществить управляющую функцию по одному из заданных параметров с помощью контроллера, построенного на МПК, разработать электрическую принципиальную схему проектируемого контроллера и составить программу (драйвер) реализуемую управляющую функцию на языке Ассемблер заданного МПК |
Тип МПК: |
МПК БИС 1810 |
Состав микро-контроллера: |
ОЗУ – 512Кбайт, ПЗУ – 64Кбайт, канал ввода – последовательный, канал вывода – параллельный, ОЗУ динамическое, контроллер прерываний присутствует |
Реализуемая функция: |
Рекурсивный цифровой фильтр (порядок – 2, тип – ФНЧ, аппроксимация характеристик Баттерворда, частота среза – n+1 кГц). Измерение временного интервала |
Проектирование аппаратного
В каждом конкретном случае разработчик должен определить, какая часть названных средств и в каком объеме может удовлетворять поставленной задаче. Наиболее распространенной и общей для одноплатных микроконтроллеров является структура с тремя шинами, представленная на рис. 1.1.
Шиной системы называют физическую группу линий передачи сигналов, имеющих схожие функции в рамках системы.
Все три шины являются специализированными с точки зрения их функций и именуются так:
Рис. 1.1
Шина адреса. По адресной шине передаются лишь выходные сигналы, которые поступают с выводов в корпусе МП. Эта шина предназначена для того, чтобы открывать или выбирать правильный тракт для электрического соединения в пределах микроконтроллера. Другой важной характеристикой шины является ее емкость, которая изменяется от 8 до 32 электрических линий.
Шина данных. Эта шина является двунаправленной, т.е. передача данных может производиться в обоих направлениях. В некоторых случаях данные генерируются МП и передаются от него к определенному устройству. Это устройство открывается с помощью заданного логического состояния линий адресной шины и получает данные с шины данных. В других случаях данные генерируются каким-то источником и передаются микропроцессору посредством шины данных. Хотя передача данных по шине может производиться в обоих направлениях, однако в каждый заданный момент времени она осуществляется лишь в одном направлении. Это означает, что для передачи данных в систему и их приема из системы МП переводится в соответствующий режим.
Шина управления. На шине управления должно действовать, как минимум 4 следующих типа сигналов:
Шина используется для вывода сигналов и является однонаправленной.
В структуре микроконтроллера (рис. 1.1) главным элементом является процессорный модуль, другие модули являются периферийными (ЗУ, УВВ и т.д.).
Каждый периферийный модуль микроконтроллера имеет вход для приема сигнала "Выбор модуля" ( ). В процессе работы микроконтроллера с помощью этого сигнала одновременно может активизироваться только один из периферийных модулей. Это означает, что возможен обмен данными между, выбранным модулем и процессорным модулем. Выходы остальных модулей при этом остаются в высокоимпедансном состоянии (отключенном) и на работу микроконтроллера не влияют.
Два режима работы МП 1810 позволяют строить на его основе центральные процессоры для простых микроконтроллеров и вычислительные модули мультипроцессорных систем.
При построении простых микроконтроллеров
МП 1810 чаще всего работает в минимальном
режиме, а архитектура всего
Рис. 2.1
В такой конфигурации процессор состоит из МП КР1810ВМ86, системного генератора КР1810ГФ84 и БИС магистрального интерфейса КР580ИР82/83, КР580ВА86/87 или КР1810ИР82/83 и КР1810ВА86/87, предназначенных для обеспечения требуемой нагрузочной способности.
В схеме на рис. 3 интерфейс адресной шины реализован на буферных регистрах КР580ИР82, в которые записывается информация с выходов AD0-AD15, A16-A19 МП 1810ВМ86 по сигналу STB в такте Т1 и хранится там в течение всего машинного цикла. Интерфейс шины данных реализован на шинных формирователях КР580ВА86.
Информация о данных поступает в формирователи по сигналу с выходов AD0-AD15 МП КР1810ВМ86 в такте Т2-Т3. Мультиплексор К555КП11 формирует раздельные сигналы чтения/записи ЗУ и ВУ.
Имеется возможность организации канала прямого доступа к памяти (ПДП) на БИС КР1810ВТ37 и системы прерываний на БИС КР1810ВН59.
Микропроцессоры семейства К1810 адресуют пространство ЗУ объемом 1 Мбайт с байтовой организацией, где БИС ЗУ подключены к старшему и младшему байтам канала данных.
При проектировании модулей памяти необходимо проанализировать совместимость БИС ЗУ с системой на базе МП 1810, как минимум по следующим параметрам: требуемая информационная емкость и организация памяти, быстродействие (время цикла обращения для записи или считывания), тип магистрали (интерфейса), характеристики линий магистрали и т.д.
Для примера ¾ время цикла чтения/записи без использования тактов ожидания, МП 1810, при частоте синхронизации 5 МГц составляет менее 600 нс, а время выборки статического ОЗУ ¾ порядка 160 нс. Поэтому для реализации ОЗУ можно использовать БИС ОЗУ семейств К541 или К132 и ОЗУ семейства К565. Для реализации ПЗУ без тактов ожидания следует использовать БИС семейства К556 (рис. 2.2).
Рис. 2.2
Применение других семейств микросхем памяти, требует организации одного или двух тактов ожидания.
Оперативные запоминающие устройства микроконтроллера на базе МП К1810ВМ86 также имеют двухбайтовую организацию и состоят из двух банков.
Старший банк ЗУ хранит старший байт шестнадцатиразрядного слова и выбирается по сигналу , младший - хранит младший байт слова и выбирается по сигналу А0=0. Под управлением сигналов выборки с линий , А0 организуется доступ к словам ЗУ или отдельным байтам.
Для реализации памяти небольшого объема широко применяют ОЗУ статического типа. Пример такой реализации ОЗУ показан на рис. 2.3.
Рис. 2.3
Для реализации ОЗУ больших объемов используются БИС ОЗУ динамического типа (рис. 2.4).
Эти БИС имеют ряд особенностей, существенно отличающих их от микросхем статического типа: мультиплексирование адресного
Рис. 2.4
В этом случае модуль памяти должен содержать БИС памяти, контроллер ОЗУ ДТ, буферные регистры или магистральные приемопередатчики, шинные формирователи, обеспечивающие сопряжение по нагрузке модуля ОЗУ с шинами адреса и данных.
Для примера у семейства 565 период регенерации БИС составляет 2 мс.
Регенерация выполняется путем обращения к 128 строкам по младшим адресам. Удобно выполнять регенерацию по сигналу при . В этом случае БИС рассеивает минимальную мощность. В режиме записи данные с информационного входа фиксируются по сигналам со входов и , в момент появления сигнала . Информационный выход БИС 565 трехстабильный и находится в высокоимпедансном состоянии при и . В режиме записи, когда сигнал на вход приходит раньше сигнала на входе , информационный выход остается высокоимпедансном состоянии выход в течение всего цикла записи. В режиме чтения выход переходит в активное состояние через интервал времени, равный времени выборки, и остается в нем до перехода сигнала на выходе в состояние "логической 1". Состояние выхода при этом не имеет значения. Чтение данных выполняется без их разрушения. Кроме обычных режимов записи/чтения в БИС 565 выполняется режим чтение-модификация-запись - "регенерация" и страничные режимы записи/чтения. Для управления ОЗУ ДТ синтезируются цифровые автоматы, кроме того, существует БИС контроллера ОЗУ ДТ КР1810ВТ03.
Работая в режиме программного обмена микроконтроллер проводит обращение к определенным устройствам (ОЗУ, ПЗУ, порты ввода-вывода), которые должны быть активизированы для работы. Эту функцию выполняет узел, называемый селектором адреса, который вырабатывает сигналы, соответствующие адресу того или иного устройства.
При проектировании селекторов адреса необходимо выполнять следующие требования:
Селектор адреса памяти. Архитектурная особенность МП 1810 такова, что область ПЗУ удобнее располагать в области самых верхних адресов (с адреса FFFFFH и вниз) объемом не менее 64Кбайт. Область ОЗУ можно располагать в любом месте адресного пространства. Простой способ выбора области памяти ¾ использование старшего разряда адреса, который поделит область памяти на две части (рис. 2.5а, 2.6).
Рис. 2.5
Рис. 2.6
Используя два старших разряда адреса можно разделить объем памяти на четыре области по 256 Кбайт (рис. 2.5б).
Самое простое решение при построении селектора адреса ¾ использование только логических элементов (рис. 2.7).
Рис. 2.7
Рис. 2.8
В такой схеме ПЗУ находится в сомой нижней (А19=0, А18=0) и в самой верхней (А19=1, А18=1) области адресов, а ОЗУ занимает среднюю область адресов (А19=0, А18=1, А19=1, А18=0).
При увеличении количества областей памяти (при уменьшении их объема) селекторы адреса можно реализовать на микросхемах дешифраторов (рис. 2.8). Например, использование дешифратора К555ИД7 даст возможность получить 8 зон объемом 128 Кбайт (на микросхему подаются адреса А19...А17), а дешифратор К555ИД13 - 16 зон по 64 Кбайта (на микросхему подаются адреса А19...А16). Более мелкое деление нецелесообразно, т.к. минимальный объем сегмента МП 1810 64 Кбайт. Селектор адреса памяти должен срабатывать только при обращении к памяти, для этого необходимо кроме адресов на дешифратор подавать сигналы , которые будут разрешать работу дешифратора во время обращения к памяти.
Карта памяти для МП 1810 будет выглядеть следующим образом:
Рис. 2.9
В качестве БИС ПЗУ выберем микросхемы 27256 с организацией 32Кбайт ´ 8бит. Помня о том, что в МП 1810 обращение к памяти происходит по банкам (четный и нечетный) синтезируем схему управления ПЗУ. Переменными будут сигналы АО, , А20, А19, А18, А17. Из-за большого количества переменных синтез будем проводить по частям. Из карты памяти видно, что обращение к ПЗУ будет тогда когда А20, А19, А18, А17 будут равны 1, или , это будет схема «И-НЕ». Пусть y0, - переменные. Составим таблицу истинности и синтезируем схему, используя карты Карно на элементах «И-НЕ».
y0 |
y1 |
|||
|
0 0 0 0 1 1 1 1 |
0 0 1 1 0 0 1 1 |
0 1 0 1 0 1 0 1 |
1 0 1 1 1 1 1 1 |
Рис. 2.10 |