Терминология в области ЭВМ, ВС и комплексов

Однако и в процессорах общего назначения с универсальными наборами команд УУ на жесткой логике также используются очень широко, особенно, как уже отмечалось, для управления выполнением простых команд. Системы команд таких процессоров всегда фиксированные и не могут быть изменены пользователем. Подобные УУ иногда называют специализированными.

Специализированные УУ формируют неизменные последовательности сигналов управления (СУ).

Блок логических схем состоит из комбинационных схем, регистров, счетчиков, дешифраторов и других устройств, выполняющих функции запоминания текущего состояния автомата, определяющего СУ, и формирования следующего состояния в соответствии с входными признаками.

Микропрограмма в таком автомате хранится за счет системы жестких связей между узлами УУ. Для изменения микропрограммы требуется демонтаж жестких связей и создание новой схемы.

Одним из недостатков УУ на жесткой логике является то, что любые изменения или модификации команд универсального процессора, требующие изменения микропрограмм, приведут к изменению структуры управляющего автомата, а следовательно, и топологии его внутренних связей. При производстве специализированных процессоров требуется весьма широкая номенклатура УУ (по числу решаемых задач) при относительно небольшой потребности в каждом конкретном типе. С точки зрения технологии микроэлектронного производства процессоров в виде БИС и СБИС указанный недостаток является весьма существенным. Увеличивается цена каждого выпущенного кристалла процессора за счет увеличения расходов на разработку новых топологий УУ и отладку технологии их производства.

Оптимальным решением этой проблемы явилось построение УУ на специализированных логических структурах с фиксированной топологией – программируемых логических матрицах (ПЛМ). ПЛМ является слоистой структурой, в каждом слое которой сосредоточены однотипные логические элементы. Топология связей построена таким образом, что на входы каждого элемента последующего слоя подаются выходные сигналы всех элементов предыдущего слоя. ПЛМ может выполняться как отдельная БИС, так и формироваться внутри кристалла процессора, являясь весьма удобным элементом для создания управляющих автоматов.

Обобщенная функциональная схема простейшей ПЛМ представлена на рис. 3.7.

При изготовлении ПЛМ образуется схема, допускающая множество вариантов обработки входных сигналов. Входные элементы позволяют иметь все входные переменные как в прямой, так и в инверсной форме. На входы любого элемента "И" поданы все входные переменные и их инверсии. Ко входам каждого элемента "ИЛИ" подключены выходы всех элементов "И". Наконец, выходные элементы позволяют получить любую из выходных функций в прямом или инверсном виде. Программирование матрицы состоит в устранении ненужных связей с помощью фотошаблонов или выжиганием (подобно тому, как это делается в ПЗУ).

Программируя ПЛМ, можно реализовать нужные системы булевых функций. Это позволяет строить управляющие автоматы весьма сложной структуры. В силу своей сложности УУ, как правило, описывается большим количеством булевых функций многих переменных. Эти переменные, в свою очередь, часто бывают зависимыми, поэтому оказывается необходимой совместная минимизация системы булевых функций, реализуемой ПЛМ.

Рассмотренная выше функциональная схема иллюстрирует только саму идею построения ПЛМ. Структура же реально выпускаемых БИС достаточно разнообразна. Для построения управляющих автоматов наиболее удобны БИС, содержащие наряду с ПЛМ набор выходных триггеров.

Следующим поколением устройств типа ПЛМ являются ПЛИС – программируемые логические интегральные схемы, позволяющие программно скомпоновать в одном корпусе электронную схему, эквивалентную схеме, включающей от нескольких десятков до нескольких сотен ИС стандартной логики.

В настоящее время на мировом рынке доминируют несколько производителей ПЛИС – XILINX, ALTERA, LATTICE, AT&T, INTEL. Выпускаемые ими ПЛИС весьма разнообразны по сложности, назначению, многофункциональности и т.д., однако все они делятся на две большие группы – EPLD и FPGA. EPLD – многократно программируемые для сохранения конфигурации используется ППЗУ с ультрафиолетовым стиранием). FPGA – многократно реконфигурируемые для сохранения конфигурации используется статическое ОЗУ).

Фирмы-производители поставляют также полное инструментальное обеспечение для разработки и применения устройств на базе EPLD и FPGA с помощью персональных компьютеров.

УУ с хранимой в памяти логикой

Идея создания микропрограммного УУ возникла давно, в 1851г., но реализовать ее в полном объеме удалось сравнительно недавно – с появлением компактных устройств памяти на БИС. Идея микропрограммного управления (МПУ) первоначально была предложена с целью систематизации и упорядочения подхода к проектированию устройств управления ЭВМ. Позднее МПУ стало методом проектирования и реализации УУ ЭВМ, при котором схемное управление заменено устройством управления на основе постоянного ЗУ. Хранимая в этом ЗУ информация составлена таким образом, чтобы управлять каждым узлом процессора (сумматором, регистром и др.) в каждом цикле процессора.

Любую машинную команду можно разложить на последовательность более простых операций (микроопераций), определяющих передачу информации между различными функциональными узлами процессора или преобразование информации в этих узлах. Между отдельными узлами процессора и внутри них имеются или устанавливаются вентили (схемы "И"), управляя которыми можно передавать через них данные или выполнять некоторые преобразования данных внутри узлов. Каждым вентилем может управлять специальная шина, состояния которой представляются в виде символа 0 или 1, хранимого в постоянной памяти.

Обобщенная структурная схема микропрограммного УУ изображена на рисунке.

В настоящее время микропрограммные устройства управления используются в различных ЭВМ. Общая структурная схема МПУУ представлена на рисунке.

В состав устройства входят:

Постоянное запоминающее устройство (ПЗУ) - В ПЗУ записаны все микрокоманды, которые могут вырабатываться конкретным микропрограммным устройством управления. В некоторых ЭВМ микропрограммы хранятся в оперативной памяти. Это позволяет осуществлять их замену и называется динамическим микропрограммированием;

Регистр адреса микрокоманды (РАМК) - предназначен для хранения кода адреса микрокоманды во время выборки ее из ПЗУ;

Регистр микрокоманды (РМК) - используется для хранения микрокоманды, выбранной из ПЗУ, на время ее выполнения;

Схема формирования управляющих сигналов (СФУС) - служит для выработки управляющих сигналов (сигналов микроопераций), задаваемых микрокомандой, находящейся на РМК. Наличие этой схемы обусловлено тем, что не во всех МПУУ разряды МК соответствуют управляющим сигналам;

Схема формирования адреса микрокоманды (СФАМК) - вырабатывает адрес очередной подлежащей выполнению МК согласно информации, записанной в адресной части текущей МК, установленной на РМК, с учетом значений сигналов логических условий, поступающих на СФАМК;

генератор тактовых синхронных импульсов (ГТИ) - служит для выработки синхронизирующих сигналов, обеспечивающих согласование во времени функционирования всех узлов МПУУ в процессе выполнения микрокоманды.

Сравнительная оценка схемной и микропрограммной реализации устройств управления

Выбор между схемной и микропрограммной реализацией устройств управления ЭВМ диктуется требованиями, предъявляемыми к характеристикам ЭВМ, и уровнем развития конструктивно-элементной базы.

Микропрограммное управление обладает следующими основными достоинствами:

- простотой проектирования, тестирования и эксплуатации  МПУУ;

- легкостью внесения изменений в список команд ЭВМ с микропрограммным управлением, вплоть до изменения системы команд ЭВМ простой загрузкой нового набора микропрограмм при динамическом микропрограммировании;

- регулярностью схемы МПУУ, облегчающей ее изготовление методами технологии больших интегральных схем (БИС).

К недостаткам микропрограммного управления относятся не очень высокое быстродействие МПУУ, ограниченное временем цикла постоянной памяти, и сравнительно большая стоимость реализации УУ, ориентированных на выполнение простых и небольших микропрограмм. Правда, постоянное снижение стоимости электронных компонентов постепенно сглаживает второй недостаток.

Основным достоинством схемного управления является его высокое быстродействие. Поэтому в больших ЭВМ используются, главным образом, схемное управление или его сочетание с микропрограммным. Однако стоимость схемных УУ быстро возрастает с усложнением реализуемых ими алгоритмов. Кроме того, трудоемкость проектирования, малая регулярность схем, сложность проверки и внесения изменений в схемы таких УУ усложняют их изготовление методами технологии БИС.

 

 Процессор занимает  центральное место в структуре  ЭВМ, так как он осуществляет  управление взаимодействием всех устройств, входящих в состав ЭВМ.

На схеме, показаны следующие компоненты процессора и памяти:

• АЛУ – арифметико-логическое устройство выполняет операции по обработке данных;

• РОНы – регистры общего назначения (от 8 до нескольких сотен штук) – сверхбыстрая память малой емкости для хранения операндов;

• Рг СС – регистр слова состояния. Содержит текущее состояние процессора, в который входит уровень приоритета текущей программы, биты условий {Θj}завершения последней команды, режим обработки текущей команды.

• ПСч – программный счетчик. Содержит адрес текущей команды и автоматически наращивается для подготовки адреса следующей команды (исключение составляет команда перехода);

• Рг Команд – регистр команд. Содержит код исполняемой в данный момент команды;

• ДешКОПиРА – дешифратор кода операции и режимов адресации;

• Формирователь УС – формирователь управляющих сигналов { Уi };

• РАП - регистр адреса памяти; РДП - регистр данных памяти;

• Рг УиС – регистр управления и состояния контроллера памяти.

Регистровая структура процессора, на примере intel 8086, включает в себя 14 16-разрядных программно-доступных регистров и может быть представлена в следующем виде:

 

Программно-доступные регистры разделяются на:

- регистры общего назначения GPR группа включает восемь регистров;

- сегментные регистры SR, группа включает четыре регистра;

- регистр флагов (Flags);

- указатель команды (Instruction Pointer).

РЕГИСТРЫ ОБЩЕГО НАЗНАЧЕНИЯ

 В отношении функционального  назначения регистров, образующих  внутреннюю регистровую память процессоров, существуют два противоположных подхода, реализуемых в архитектуре ЭВМ:

1. Полная специализация регистров, т.е. каждый регистр используется только по одному конкретному назначению.

2. Полная универсализация  регистров, т.е. каждый регистр может  использоваться по любому назначению.

В процессорах фирмы Intel используется промежуточный подход, сочетающий в себе частичную специализацию и частичную универсализацию регистров. Это означает, что по умолчанию любой регистр используется как специализированный для определенной цели, и в то же время его можно использовать и для других целей как универсальный регистр.

Использование любого регистра по его прямому назначению сокращает длину объектного кода программы по сравнению с любым другим использованием регистра, так как использование регистра по назначению, как правило, предполагает его неявную адресацию (адрес регистра не задается, но подразумевается).

Функциональная специализация РОНов отражается в их наименованиях:

АХ – Accumulator (регистр-аккумулятор) – по умолчанию используется для задания одного из операндов команды и для представления результата.

СХ – Counter (счетчик) – по умолчанию используется, во-первых, как

счетчик числа повторения циклов в команде "организация цикла" (LOOP); во-вторых, для задания числа сдвигов в командах сдвигов (его младший байт – CL);

DX – Data (регистр данных) –  по умолчанию используется как  расширение аккумулятора со стороны  старших разрядов в командах умножения и деления.

ВХ – Base (базовый регистр) – по умолчанию используется как базовая компонента эффективного адреса операнда, находящегося в памяти. (В терминологии фирмы Intel под эффективным адресом – Effective Address (ЕА) – понимается адрес операнда, формируемый программой) Для получения физического адреса ячейки памяти, в которой находится операнд, осуществляется преобразование ЕА на основе простейшей модели сегментированной памяти (механизма сегментации).

SP – Stack Pointer (указатель стека) – по умолчанию используется для адресации вершины стека. Вершина стека указывает на адрес последнего элемента, записанного в стек. Стек представляет собой сегмент памяти. Стек растет в область младших адресов. Это означает, что при записи (включении в стек), например, по команде PUSH, сначала производится декремент SP (уменьшение) на два, а затем запись в память по новому значению SP как адреса. При чтении (извлечении) из стека, например, по команде POP, сначала производится чтение слова по адресу из SP, а затем инкремент (увеличение) содержимого SP на два. Работа со стеком реализуется на уровне слов, но не байт.

ВР – Base Pointer (указатель базы) – по умолчанию используется как базовая компонента эффективного адреса операнда в памяти по аналогии с ВХ. Отличие в использовании содержимого регистров ВХ и ВР как базовых компонент ЕА состоит в том, что при использовании ВХ подразумевается обращение к сегменту данных, а при использовании ВР – к сегменту стека (но не через его вершину). Подобный способ работы со стеком не через его вершину используется в программах на ASSEMBLER для обращения к параметрам процедуры, передаваемым через стек.