Включение программируемого таймера в микропроцессорной системе

Министерство образования и  науки российской федерации

федеральное государственное бюджетное образовательное  учреждение   высшего профессионального  образования

ТЮМЕНСКИЙ ГОСУДАРСТВЕННЫЙ  НЕФТЕГАЗОВЫЙ УНИВЕРСИТЕТ

Институт  кибернетики, информатики и связи

 

Кафедра  Кибернетических систем

 

 

 

 

 

 

 

 

Контрольная работа

По дисциплине: микропроцессорные системы автоматизации и управления.

Тема: включение  программируемого таймера в микропроцессорной  системе.

вариант   № 6

 

 

 

 

 

 

 

 

Выполнил: студент гр.УИТСз07-01

Лямзин  Михаил

 

Проверил: д.т.н., профессор, зав. каф. КС

   Кузяков Олег Николаевич

 

 

 

 

 

 

Тюмень 2012 г

 

 

 

 

 

 

Содержание:

 

 

Введение…………………………………………………………………………3 Архитектура программируемого таймера КР58ОВИ53….. …………………4

Подключение таймера к магистралям  микропроцессорной схемы………… 5

Начальная инициализация таймера……………………………………….……8

Список  литературы………………………………………………………….…10

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ВВЕДЕНИЕ

Решение задач реального времени, управление периферийными устройствами часто требуют от микропроцессорной системы (МПС) точного задания временных интервалов между управляющими сигналами. Осуществить это программно достаточно трудоёмко, а зачастую и невозможно из-за сложности временных процессов обмена данными внутри микропроцессорной системы. К тому же вставка тактов ожидания в программу непроизводительно загружает центральный процессор. Подобные задачи в микропроцессорной системе обычно возлагаются на программируемый таймер (ПТ). С помощью ПТ микропроцессор (МП) может формировать временные интервалы произвольной длительности, производить синхронизацию внешних устройств, организовывать счетчики событий, вести счет текущего времени.

В составе микропроцессорного комплекта  К58О существует большая интегральная схема (БИС) программируемого интервального таймера КР580ВИ53 - трёхканальное программируемое устройство, предназначенное для организации работы микропроцессорных систем в режиме реального времени. Микросхема формирует сигналы с различными временными параметрами, задаваемыми программно.

Таймер КР58ОВИ53 в составе микропроцессорной  системы может выполнять достаточно разнообразные функции:

• программируемый тактовый генератор;
• источник опорной частоты при работе других устройств компьютера;
• генератор различных звуковых эффектов;
• счетчик событий;
• цифровой одновибратор;
• часы или датчик реального времени;
• вывод процессора в защищенном режиме из тупиковых ситуаций.

 

 

 

 

 

 

 

 

АРХИТЕКТУРА ПРОГРАММИРУЕМОГО ТАЙМЕРА КР58ОВИ53

Структурная схема программируемого таймера представлена на рисунке 1.

 В состав ПТ входит блок логики чтения-записи, определяющий характер операции и канал, к которому обращается процессор, буфер канала данных и три независимых канала. Блок логики чтения-записи (устройство управления) управляет обменом данными между тремя счетчиками и шиной данных. Обмен информацией между отдельными каналами таймера и микропроцессором осуществляется посредством внутренней 8- разрядной магистрали через 8-разрядный двунаправленный трехстабильный буфер канала данных согласно сигналам выборки и управления.

 

Рис. 1. Структура программируемого таймера КР580ВИ53

 

Каждый канал включает в себя, регистр режима, схему управления, схему синхронизации и 16-разрядный счетчик.

В регистр режима канала записывается управляющее слово, определяющее режим работы канала, что позволяет программно настроить любой из трех счетчиков в необходимый режим работы независимо от двух других. Схема управления организует работу отдельных систем канала в соответствии с запрограммированным режимом работы. Схема синхронизации формирует серию внутренних счетных импульсов с длительностью и периодом внешних тактовых импульсов, а также синхронизирует работу канала с работой процессора.

В состав отдельного счетчика входят регистр хранения, буферный регистр и собственно сам счетчик. Регистр хранения содержит значение константы счета. В начале цикла работы канала константа счета из регистра хранения переписывается в счетчик, и затем по тактовым импульсам на входе CLK происходит декремент содержимого счетчика. Содержимое счетчика в любой момент времени может быть переписано в буферный регистр и прочитано процессором.

 

 

ПОДКЛЮЧЕНИЕ ТАЙМЕРА К МАГИСТРАЛЯМ МИКРОПРОЦЕССОРНОЙ  СИСТЕМЫ

Условное  графическое изображение таймера  и схема подключения к магистралям  микропроцессорной системы показаны на рисунке 2.

Рис. 2. Схема подключения таймера к магистралям микропроцессорной системы

 

Назначение входных, выходных и  управляющих сигналов ПТ указано при описании выводов микросхемы в таблице 2.

 

 

 

 

 

Таблица 2. Функциональное назначение выводов ПТ

Обозначение	Функциональное  назначение вывода
D0...D7	Двунаправленная шина данных
WR	Write. Запись. По низкому уровню на этом входе микропроцессор записывает данные в ПТ
RD	Read. Чтение. Низкий уровень на этом входе информирует ПТ, что микропроцессор хочет прочитать состояние счетчика
CS	Chip Select. Выбор микросхемы. Низкий уровень разрешает обмен между процессором и ПТ по активным сигналам шины управления
A0, A1	Адресные  входы. Позволяют выбрать регистр  режима или один из трех счетчиков  для операции чтения/записи
CLK0... CLK2	(или C - Clock) Тактовые входы каждого из трех счетчиков
GATE0... GATE2	(или CE - Clock Enable) Входы разрешения счетчиков. Уровень "1" - разрешение счета
0UT0... 0UT2	Выходы  счетчиков

 

Через выводы D0-D7 буфера канала данных ПТ подключается к одноименным линиям магистрали данных (МД) непосредственно или через буферный элемент типа К580ВА86 в том случае, если нагрузочной способности буфера канала данных недостаточно для работы с шиной данных системы. Входы A0 и A1, как правило, подключаются к младшим разрядам магистрали адреса (МА), а поступивший на них код задает следующий порядок подключение буфера канала данных: 00 - к счетчику 0 (CT0), 01 - к счетчику 1 (CT1), 10 - к счетчику 2 (CT2), 11 - к регистрам режима каналов. Код на остальных адресных линиях определяет выбранную микросхему. Сигнал выборки CS0 с низким активным уровнем формируется схемой дешифратора DC, который может быть выполнен на микросхемах комбинационной логики, компараторах кодов и дешифраторах в интегральном исполнении. В МПС, имеющих в своем составе контроллер прямого доступа к памяти (ПДП), работу дешифратора выборки следует блокировать на время циклов ПДП по активному уровню сигнала AEN (Address Enable), поскольку в этот промежуток времени сигналы магистрали управления (МУ) формируются контроллером ПДП, а не центральным процессором. В МПС, построенных на МП К580ВМ80, дешифрация устройств ввода/вывода может быть упрощена в том случае, если их количество не превышает шести. Поскольку МП К580ВМ80 при обращении к внешним устройствам командами IN и OUT дублирует на линиях Л15^Л8 код, выставляемый по линиям Л7^Л0, входы CS микросхем внешних устройств могут подключаться непосредственно к линиям Л15^Л10 МА без дополнительной дешифрации и однозначно адресоваться кодами 11111ОХХЬ, 111101XXb, 111011ХХЬ, 110111ХХЬ , 101111ХХЬ, 011111ХХЬ.

Входы WR и RD определяют направление передачи данных и подключаются к линиям IOWR, IORD МУ в том случае, если ПТ подключен как устройство ввода/вывода, или к линиям MEMWR, MEMRD - если регистры ПТ включены как ячейки памяти. В простых микропроцессорных системах, в которых пространство ячеек памяти и пространство устройств ввода/вывода не разделены, входы WR и RD подключаются непосредственно к соответствующим выводам микропроцессора.

При включении ПТ в пространство устройств ввода/вывода программирование и обмен данными с ним осуществляется командами ассемблера IN и OUT. При работе с регистрам ПТ как с ячейкам оперативного запоминающего устройства (ОЗУ) в полном объеме применимы команды обращения к памяти. В том случае, если пространство ячеек памяти и пространство устройств ввода/вывода не разделены, доступ к регистрам ПТ возможен как с помощью команд обращения к памяти, так и с помощью команд ввода/вывода с учетом специфики работы последних применительно к конкретному типу процессора. Так команды IN 61h и OUT 61h МП К58ОВМ8О выполняются в этом случае эквивалентно командам LDA 6161h и STA 6161h.

На тактовые входы C0-C2 подается внешний счетный или тактирующий сигнал, частота которого не превышает 2,5 МГц. Превышение этого значения приводит к сбоям в работе ПТ, хотя отдельные экземпляры демонстрируют устойчивую работу и на завышенной частоте. В МПС, построенных на МП К58ОВМ8О, в качестве тактирующего обычно используют сигнал C2_TTe задающего генератора К58ОГФ24 (как показано на рис. 2). Возможно также применение отдельного тактирующего генератора или использование подходящего сигнала счетчика регенерации динамического ОЗУ.

В персональных компьютерах IBM PC системный таймер, расположенный на материнской плате, тактируется сигналом частотой 1,19 МГц (по некоторым данным — 1,193182 МГц) независимо от источника тактового сигнала или особенностей конструкции платы, что определяет стандартную для всех компьютеров длительность одного периода сигнала CLK — 0,840336 мкс.

При подключении дополнительного  таймера через системную шину расширения ISA, в качестве опорного сигнала удобно использовать стандартный сигнал OSC — меандр с частотой F=14,31818 МГц. В этом случае тактирующий сигнал допустимой частоты формируется интегральным счетчиком-делителем (DD2, на рис. 2). Сигналы с выходов Q2 и Q3 счетчика, частотой соответственно F/8=1,7897725 МГц и F/16=0,89488625 МГц, могут быть использованы в качестве тактирующих.

Если отдельный канал таймера  используется для подсчета внешних  событий, на его вход CLK подается соответствующий внешний счетный сигнал. В ситуации, когда максимального коэффициента пересчета отдельного канала таймера недостаточно для получения выходного сигнала с заданными параметрами, каналы можно включать последовательно. При этом выход OUT одного из каналов является источником тактирующего сигнала для CLK другого.

Управляющие входы таймера СЛТЕ0^СЛТЕ2 в простейшем случае могут быть подключены к источнику питания +5 В через резистор 1^10 кОм, что эквивалентно подаче на них уровня логической единицы. Такое включение накладывает ограничение на использование отдельных режимов ПТ, поскольку каналы таймера начинают работу непосредственно после программирования режима и занесения константы счета.

Для программно-аппаратного управления таймером может быть применен отдельный  регистр (DD1, на рис. 2), включенный в пространство устройств ввода/вывода и адресуемый сигналом выборки CS1 с высоким активным уровнем, формируемым схемой дешифратора DC. При подключении входов СЛТЕ0-СЛТЕ2 к выходам Q1-Q3 управляющего регистра, разрешение и запрещение работы соответствующих каналов таймера осуществляется установкой логических "1" и "О" в разрядах О ^ 2 байта, записываемого в регистр. Программно-аппаратное управление ПТ позволяет использовать все доступные режимы работы каналов без ограничений.

Вход СЛТЕ одного из каналов может подключаться к выходу OUT другого канала, что позволяет при соответствующей настройке каналов формировать пакеты импульсов и сложные звуковые эффекты.

В персональных компьютерах IBM PC входы СЛТЕ каналов О и 1 всегда установлены в высокий уровень "1", в силу чего эти каналы недоступны для программно-аппаратного управления. При этом канал О используется для отсчета текущего времени, а канал 1 выступает в роли генератора для схемы регенерации памяти. Вход СЛТЕ канала 2 управляется битом О порта 61 h. Выход канала 2 подключен динамику и используется для генерации звука.

 

            НАЧАЛЬНАЯ ИНИЦИАЛИЗАЦИЯ ТАЙМЕРА

Каналы таймера полностью независимы друг от друга - каждый может быть настроен в свой режим работы. Счетчик каждого канала представляет собой 16-разрядный счетчик с предустановкой, работающий на вычитание в двоичном или двоично-десятичном коде. Таким образом, максимальное значение счета - 2¹⁶ = 65536 (при работе в двоичном коде) или 10⁴ = 10000 (при работе в двоично-десятичном коде) достигается при загрузке нулевой константы в счетчик канала.

Режимы работы ПТ определяются в  процессе начальной установки и  программируются с помощью простых  операций вывода или записи в память. Для приведения каналов ПТ в необходимое рабочее состояние центральный процессор должен задать каждому каналу в указанной последовательности:

режим работы (определяется записью управляющего слова в регистр режима ПТ по адресу А0=1, А1=1);

константу (число) для счетчика (один или два байта в зависимости от управляющего слова для данного канала).