Лекция по "Архитектуре ЭВМ"

Как коммутируемая сеть, аналогичная по структуре сегментам  Ethernet, соединенным с помощью коммутаторов, Myrinet может одновременно передавать несколько пакетов, каждый из которых идет со скоростью, близкой к 2 Гбит/с. В отличие от некоммутированных Ethernet и FDDI сетей, которые разделяют общую среду передачи, совокупная пропускная способность сети Myrinet возрастает с увеличением количества машин. На сегодня Myrinet чаще всего используют как локальную сеть (LAN) сравнительно небольшого размера, связывая вместе компьютеры внутри комнаты или здания. Из-за своей высокой скорости, малого времени задержки, прямой коммутации и умеренной стоимости Myrinet часто используется для объединения компьютеров в кластеры. Myrinet также используется как системная сеть (System Area Network, SAN), которая может объединять компьютеры в кластер внутри стойки с той же производительностью, но с более низкой стоимостью, чем Myrinet LAN. Пакеты Myrinet могут иметь любую длину. Таким образом, они могут включать в себя другие типы пакетов, в том числе IP-пакеты. Объединение вычислительных узлов с адаптерами Myrinet в сеть происходит с помощью коммутаторов, которые имеют сейчас 4, 8, 12 или 16 портов. В коммутаторах используется передача пакетов путем установления соединения на время передачи, для маршрутизации сообщений применяется алгоритм прокладки пути (wormhole, "червоточина"). Коммутаторы, как и сетевые адаптеры, построены на специализированных микропроцессорах LANai компании Myricom.

Таблица 5.2. Технология Myrinet
Производители оборудования	Myricom
Показатели производительности	Пиковая пропускная способность  – 2 Гбит/с, полный дуплекс. Латентность  – порядка 4 мксек.
Программная поддержка	Драйверы для Linux (Alpha, x86, PowerPC, UltraSPARC), Windows NT (x86), Solaris (x86, UltraSPARC) и Tru64 UNIX. GM – интерфейс программирования на нижнем уровне. Пакеты HPVM (включает MPI-FM, реализацию MPI для Myrinet), BIP-MPI и др.
Комментарии	Myrinet является открытым стандартом. Myricom предлагает широкий выбор сетевого оборудования по сравнительно невысоким ценам. На физическом уровне поддерживаются сетевые среды SAN (System Area Network), LAN (CL-2) и оптоволокно. Технология Myrinet предоставляет широкие возможности масштабирования сети и в настоящее время очень часто используется при построении высокопроизводительных кластеров

На физическом уровне линки Myrinet состоят из 9 проводников: 8 битов предназначены для передачи информации, интерпретируемой в зависимости от состояния девятого бита как байт данных или управляющий символ; при этом на каждом линке обеспечивается управление потоком и контроль ошибок. Среда Myrinet выгодно отличается от многих других сред передачи, в частности, SCI, простотой концепции и аппаратной реализации протоколов. Она содержит ограниченный набор средств управления трафиком, использующих приливно-отливный буфер, управляющие символы и таймерные интервалы. Myrinet является открытым стандартом, компания Myricom предлагает широкий выбор сетевого оборудования по сравнительно невысоким ценам. Технология Myrinet предоставляет широкие возможности масштабирования сети и часто используется при построении высокопроизводительных вычислительных кластеров.

 

14. Коммутаторы для многопроцессорных вычислительных систем. Составные коммутаторы. Распределенные составные коммутаторы.

Составные коммутаторы

Простые коммутаторы имеют  ограничения на число входов и  выходов, а также могут требовать  большого количества оборудования при  увеличении этого числа (в случае пространственных коммутаторов). Поэтому  для построения коммутаторов с большим  количеством входов и выходов  используют совокупность простых коммутаторов, объединенных с помощью линий "точка-точка".

Составные коммутаторы имеют задержку, пропорциональную количеству простых коммутаторов, через которые проходит сигнал от входа до выхода, т.е. числу каскадов. Однако объем оборудования составного коммутатора меньше, чем простого с тем же количеством входов и выходов.

Чаще всего составные коммутаторы строятся из прямоугольных коммутаторов 2 х 2 с двумя входами и выходами. Они имеют два состояния: прямое пропускание входов на соответствующие выходы и перекрестное пропускание. Коммутатор 2 х 2 состоит из собственно блока коммутации данных и блока управления. Блок управления в зависимости от поступающих на него управляющих сигналов определяет, какой тип соединения следует осуществить в блоке коммутации - прямой или перекрестный. При этом если оба входа хотят соединиться с одним выходом, то коммутатор разрешает конфликт и связывает с данным выходом только один вход, а запрос на соединение со стороны второго блокируется или отвергается.

Распределенные  составные коммутаторы

В распределенных вычислительных системах ресурсы разделяются между  задачами, каждая из которых исполняется  на своем подмножестве процессоров. В связи с этим возникает понятие близости процессоров, которая является важной для активно взаимодействующих процессоров. Обычно близость процессоров выражается в различной каскадности соединений, различных расстояниях между ними.

Один из вариантов  создания составных коммутаторов заключается в объединении прямоугольных коммутаторов (v+1 x v+1), v > 1 таким образом, что один вход и один выход каждого составляющего коммутатора служат входом и выходом составного коммутатора. К каждому внутреннему коммутатору подсоединяются процессор и память, образуя вычислительный модуль с v-каналами для соединения с другими вычислительными модулями. Свободные v-входов и v-выходов каждого вычислительного модуля соединяются линиями "точка-точка" с входами и выходами других коммутаторов, образуя граф межмодульных связей .

Наиболее эффективным графом межмодульных связей с точки зрения организации обмена данными между вычислительными модулями является полный граф. В этом случае между каждой парой вычислительных модулей существует прямое соединение. При этом возможны одновременные соединения между произвольными вычислительными модулями.

Однако обычно создать  полный граф межмодульных связей невозможно по ряду причин. Обмен данными приходится производить через цепочки транзитных модулей. Из-за этого увеличиваются задержки, и ограничивается возможность установления одновременных соединений. Таким образом, эффективный граф межмодульных связейдолжен минимизировать время межмодульных обменов и максимально увеличить количество одновременно активизированных соединений. Кроме того, на выбор графа межмодульных связей влияет учет отказов и восстановлений вычислительных модулей и линий связи.

 

15. Архитектура системы команд. Классификация процессоров (CISC, RISC, VLIW).

Термин «архитектура системы» часто употребляется как в  узком, так и в широком смысле этого слова. В узком смысле под  архитектурой понимается архитектура  набора команд. Архитектура набора команд служит границей между аппаратурой  и программным обеспечением и  представляет ту часть системы, которая  видна программисту или разработчику компиляторов. Следует отметить, что  это наиболее частое употребление этого  термина. В широком смысле архитектура  охватывает понятие организации  системы, включающее такие высокоуровневые  аспекты разработки компьютера как  систему памяти, структуру системной  шины, организацию ввода / вывода и т.п.

Двумя основными архитектурами  набора команд, используемыми компьютерной промышленностью на современном  этапе развития вычислительной техники  являются архитектуры CISC и RISC. Основоположником CISC-архитектуры можно считать  компанию IBM с ее базовой архитектурой /360, ядро которой используется с 1964 года и дошло до наших дней, например, в таких современных мейнфреймах как IBM ES/9000.

Лидером в разработке микропроцессоров c полным набором команд (CISC - Complete Instruction Set Computer) считается компания Intel со своей серией x86 и Pentium. Эта архитектура является практическим стандартом для рынка микрокомпьютеров. Для CISC-процессоров характерно: сравнительно небольшое число регистров общего назначения; большое количество машинных команд, некоторые из которых нагружены семантически аналогично операторам высокоуровневых языков программирования и выполняются за много тактов; большое количество методов адресации; большое количество форматов команд различной разрядности; преобладание двухадресного формата команд; наличие команд обработки типа регистр-память.

Основой архитектуры современных  рабочих станций и серверов является архитектура компьютера с сокращенным  набором команд (RISC - Reduced Instruction Set Computer). Зачатки этой архитектуры уходят своими корнями к компьютерам CDC6600, разработчики которых (Торнтон, Крэй и др.) осознали важность упрощения набора команд для построения быстрых вычислительных машин. Эту традицию упрощения архитектуры С. Крэй с успехом применил при создании широко известной серии суперкомпьютеров компании Cray Research. Однако окончательно понятие RISC в современном его понимании сформировалось на базе трех исследовательских проектов компьютеров: процессора 801 компании IBM, процессора RISC университета Беркли и процессора MIPS Стенфордского университета.

Разработка экспериментального проекта компании IBM началась еще  в конце 70-х годов, но его результаты никогда не публиковались и компьютер  на его основе в промышленных масштабах  не изготавливался. В 1980 году Д. Паттерсон со своими коллегами из Беркли начали свой проект и изготовили две машины, которые получили названия RISC-I и RISC-II. Главными идеями этих машин было отделение медленной памяти от высокоскоростных регистров и использование регистровых окон. В 1981 году Дж. Хеннесси со своими коллегами опубликовал описание стенфордской машины MIPS, основным аспектом разработки которой была эффективная реализация конвейерной обработки посредством тщательного планирования компилятором его загрузки.

Эти три машины имели  много общего. Все они придерживались архитектуры, отделяющей команды обработки  от команд работы с памятью, и делали упор на эффективную конвейерную  обработку. Система команд разрабатывалась  таким образом, чтобы выполнение любой команды занимало небольшое  количество машинных тактов (предпочтительно  один машинный такт). Сама логика выполнения команд с целью повышения производительности ориентировалась на аппаратную, а  не на микропрограммную реализацию. Чтобы  упростить логику декодирования  команд использовались команды фиксированной  длины и фиксированного формата.

Среди других особенностей RISC-архитектур следует отметить наличие  достаточно большого регистрового файла (в типовых RISC-процессорах реализуются 32 или большее число регистров по сравнению с 8 - 16 регистрами в CISC-архитектурах), что позволяет большему объему данных храниться в регистрах на процессорном кристалле большее время и упрощает работу компилятора по распределению регистров под переменные. Для обработки, как правило, используются трехадресные команды, что помимо упрощения дешифрации дает возможность сохранять большее число переменных в регистрах без их последующей перезагрузки.

Ко времени завершения университетских проектов (1983-1984 гг.) обозначился также прорыв в технологии изготовления сверхбольших интегральных схем. Простота архитектуры и ее эффективность, подтвержденная этими проектами, вызвали большой интерес в компьютерной индустрии и с 1986 года началась активная промышленная реализация архитектуры RISC. К настоящему времени эта архитектура прочно занимает лидирующие позиции на мировом компьютерном рынке рабочих станций и серверов.

Развитие архитектуры RISC в значительной степени определялось прогрессом в области создания оптимизирующих компиляторов. Именно современная техника  компиляции позволяет эффективно использовать преимущества большего регистрового файла, конвейерной организации и большей скорости выполнения команд. Современные компиляторы используют также преимущества другой оптимизационной техники для повышения производительности, обычно применяемой в процессорах RISC: реализацию задержанных переходов и суперскалярной обработки, позволяющей в один и тот же момент времени выдавать на выполнение несколько команд.

Следует отметить, что в  последних разработках компании Intel (имеются в виду Pentium и Pentium Pro), а также ее последователей-конкурентов (AMD R5, Cyrix M1, NexGen Nx586 и др.) широко используются идеи, реализованные в RISC-микропроцессорах, так что многие различия между CISC и RISC стираются. Однако сложность архитектуры и системы команд x86 остается и является главным фактором, ограничивающим производительность процессоров на ее основе.

 

16. Многоядерные и многопоточные процессоры.

 

Технологии  многопоточности

 

Основные направления  развития архитектуры современных  микропроцессоров

определяются стремлением  к увеличению их производительности. Последнюю можно 

повышать, например, наращивая  тактовую частоту и (или) увеличивая число команд,

выполняемых за один такт. Одно из решений данной проблемы связано с реализацией

концепции "параллелизма на уровне тредов (потоков)" - TLP (Thread Level Parallelism).

Если программные коды не в состоянии загрузить работой  все или даже большинство 

функциональных устройств, то можно разрешить процессору выполнять  более чем 

одну задачу (тред, или поток), чтобы дополнительные потоки загрузили

простаивающие устройства. Здесь нетрудно усмотреть аналогию с многозадачной

операционной системой: чтобы  процессор не простаивал, когда задача оказывается в

состоянии ожидания (например, завершения  ввода-вывода), операционная система

переключает процессор на выполнение другой задачи. Более того, некоторые 

механизмы диспетчеризации  в операционной системе (например, квантование) имеют 

аналоги в многопотоковой архитектуре (MTA - MultiThreading Architecture). Очевидно,

архитектура, поддерживающая параллелизм на уровне потоков (TLP), должна

гарантировать, что треды не будут использовать одновременно одни и те же ресурсы,

для чего требуются дополнительные аппаратные средства (например, дублирование

регистровых файлов). Однако оказалось, что можно реализовать  МТА на базе

современных суперскалярных процессоров, и это требует лишь относительно

небольших аппаратных доработок, что резко повышает привлекательность  МТА в

глазах проектировщиков.

При использовании базового типа параллелизма на уровне потоков (TLP) в

микропроцессоре необходимо иметь не менее двух аппаратных расширений для