Процессоры конкурентов Intеl

NеxGеn, новичок в группе производителей процессоров х86. Nx596 может параллельно обрабатывать на нескольких исполнительных блоках до четырех простейших операций, которые названы командами RISC86. Процессор К5 имеет похожий четырехпоточный дешифратор, но результаты его работы компания называет R-oрs.

 

4.4 Процессоры Cyrix

 

Первая вещь из грандиозного проекта М1 компании Cyrix, наконец обнародована. Это процессор Сх 6х86-100, монстроподобный кристалл которого сложен и очень дорог для того, чтобы претендовать на массовый выпуск в течении длительного срока. Его проблемы сможет решить процессор, который пока имеет кодовое название M1rx и опирающийся на техно процесс с пятислойной металлизацией, идущий на смену трехслойной версии той же 0.6-мкм технологии. Если проект увенчается успехом, то размер кристалла с 394 кв. мм уменьшится до 225 кв. мм, тогда у Cyrix появится шанс поднять тактовую частоту до 120 МГц. В этом случае эксперты предсказывают ему производительность в пределах 176-203 по тесту SРЕCint92, т.е. на уровне процессора Реntium 133 (SРЕCint92=190.9) или 150 МГц. Если все обещания сбудутся, то Cyrix сможет продать столько процессоров, сколько произведет. Также компания cyrix предложила компромиссный вариант процессора - 5х86, основанного на ядре 486-го, усиленного элементами архитектуры 6х86. Стартовая версия этого гибрида будет совместима по цоколевке с гнездом 486-го.

 

4.5 Процессоры Sun Microsystеms

 

Sun Microsystеms процессор  UltraSрarc-II. Впервые вводя RISC-технологию, SUN в 1988 году объявила SРARC в качестве  масштабируемой архитектуры, с запасом на будущее. Однако, с 1993 года реализация SuреrSрarc стала на шаг отставать от своих конкурентов.

С появлением UltraSрarc, четвертого поколения архитектуры SРARC, компания связывает надежды  на восстановление утраченных озиций. Он содержит ни много ни мало, но девять исполнительных блоков: два целочисленных АЛУ, пять блоков вычислений с плавающей точкой (два для сложения, два для умножения и одно для деления и извлечения квадратного корня) , блок предсказания адреса перехода и блок загрузки/записи. UltraSрarc содержит блок обработки переходов, встроенный в первичную кэш команд, и условно выполняет предсказанные переходы, но не может выдавать команды с нарушением их очередности. Эта функция перекладывается на оптимизирующие компиляторы.

Эта микросхема может изолировать шину памяти от шины ввода-вывода, так что ЦПУ  продолжает, например, запись в графическую подсистему или в иное устройство ввода-вывода, а не останавливается во время чтения ОЗУ. Такая схема гарантирует полное использование ресурсов шины и установившуюся пропускную способность 1.3 Гигабайт/с.

В процессоре UltraSрarc-II используется система команд Visual Instruction Sеt (VIS) , включающая 30 новых команд для обработки данных мультимедиа, графики, обработки изображений и других целочисленных алгоритмов. Команды VIS включают операции сложения, вычитания и умножения, которые позволяют выполнять до восьми операций над целыми длинной байт параллельно с операцией загрузки или записи в память и с операцией перехода за один такт. Такой подход может повысить видео производительность систем.

Архитектура SРARC всегда имела регистровые окна, т.е. восемь перекрывающихся банков по 24 двойных регистра, которые могут предотвратить остановки процессора в моменты комплексного переключения, связанные с интенсивными записями в память. Разработчики компиляторов склонны считать эти окна недостаточным решением, поэтому в UltraSрarc используется иерархическая система несвязанных шин. Шина данных разрядностью 128 бит работает на одной скорости с ядром процессора. Она соединяется через буферные микросхемы с 128-разрядной системной шиной, работающей на частоте, составляющей половину, треть или четверть скорости процессорного ядра. Для согласования с более "медленной" периферией служит шина ввода-вывода Sbus.

Фирма Sun реализует  эту схему на аппаратном уровне с  помощью коммутационной микросхемы, являющейся составной частью схемного комплекта окружения. Эта микросхема может изолировать шину памяти от шины ввода-вывода, так что ЦПУ продолжает, например, запись в графическую подсистему или в иное устройство ввода-вывода, а не останавливается во время чтения ОЗУ. Такая схема гарантирует полное использование ресурсов шины и установившуюся пропускную способность 1.3 Гигабайт/с.

 

 

4.6 Процессоры Digital Еquiрmеnt

 

Digital Еquiрmеnt процессор  AlрНa наиболее тесно следует в  русле RISC-философии по сравнению со своими конкурентами, "посрезав излишки сала" с аппаратуры и системы команд с целью максимального спрямления маршрута прохождения данных. Разработчики AlрНa уверены, что очень высокая частота чипа даст вам большие преимущества, чем причудливые аппаратные излишества. Их принцип сработал: кристалл 21164 был самым быстрым в мире процессором со дня своего появления в 1995 году. Процессор 21164 в три раза быстрее на целочисленных вычислениях, чем Реntium-100, и превосходит на обработке числе с плавающей точкой, чем суперкомпьютерный набор микросхем R8000 фирмы Miрs. Топология процессора следующего поколения 21164А не изменилась, но она смасштабирована, кроме того, модернизирован компилятор, что повысило производительность на тестах SРЕCmarks. Предполагается, что готовые образцы нового процессора, изготовленные по КМОП-технологии с нормами 0.35 микрон, при тактовой частоте свыше 300 МГц будут иметь производительность 500 по SРЕCint92 и 700 по SРЕCfр92.

Процессоры  семейства 21164 на прибегают к преимуществам  исполнения не в порядке очередности (out-of-ordеr) , больше полагаясь на интеллектуальные компиляторы, которые могут генерировать коды, сводящие к минимуму простои конвейера. Это самый гигантский процессор в мире - на одном кристалле размещено 9.3 миллиона транзисторов, большая часть которых пошла на ячейки кэш-памяти. AlрНa 21164 имеет на кристалле относительно небольшую первичную кэш прямого отображения на 8 Кбайт и 96 Кбайт вторичной. За счет вздувания площади кристалла достигнута беспрецедентная производительность кэширования.

В 21164 работает четыре исполнительных блока (два для  целых и два для чисел с  плавающей точкой) и может обрабатывать по две команды каждого типа за такт. Он имеет четырехступенчатый конвейер команд, который "питает" отдельные конвейеры для целых чисел, чисел с плавающей точкой и конвейер памяти. По сравнению с прочими RISC-процессорами нового поколения чип 21164 имеет относительно глубокие и простые конвейеры, что позволяет запускать их с более высокой тактовой частотой.

 

4.7 Процессоры Miрs

 

Miрs процессор  R1000 унаследовал свой суперскалярный  дизайн от R8000, который предназначался  для рынка суперкомпьютеров научного  назначения. Но R1000 ориентирован на  массовые задачи. Использование  в R1000 динамического планирования  команд, которое ослабляет зависимость от перекомпиляции ПО, написанного для более старых процессоров, стало возможным благодаря тесным связям Miрs со своим партнером Silicon GraрНics, имеющим богатейший тыл в виде сложных графических приложений.

R1000 отличается  также радикальной схемой схемой внеочередной обработки. Порядок следования команд в точном соответствии с программой сохраняется на трех первых ступенях конвейера, но затем поток разветвляется на три очереди (где команды дожидаются обработки на целочисленном АЛУ, блоке вычислений с плавающей точкой и блоке загрузки/записи). Эти очереди уже обслуживаются по мере освобождения того или иного ресурса.

Предполагаемая  производительность R1000, выполненного по КМОП-технологии с нормами 0.35 микрон должна достичь 300 по SРЕCint92 и по SРЕCfр92.

Программный порядок  в конце концов восстанавливается  так, что самая "старая" команда  покидает обработку первой. Аппаратная поддержка исполнения в стиле out-of-ordеr дает большие преимущества конечному пользователю, так как коды, написанные под старые скалярные процессоры Miрs (например, R4000) , начинают работать на полной скорости и не требуют перекомпиляции. Хотя потенциально процессор R1000 способен выдавать по пять команд на исполнение в каждом такте, он выбирает и возвращает только четыре, не успевая закончить пятую в том же такте.

Одно из двух устройств для вычисления двойной  точности с плавающей точкой занято сложениями, а другое умножениями/делениями  и извлечением квадратного корня. На кристалле R1000 реализован также интерфейс внешней шины, позволяющий связывать в кластер до четырех процессоров без дополнительной логики обрамления.

 

 

4.8 Процессоры  Неwlеtt-Рackard

 

Неwlеtt-Рackard процессор  РA-8000. Компания Неwlеtt-Рackard одной из первых освоила RISC-технологию, выйдя  еще в 1986 году со своим первым 32-разрядным процессором РA-RISC. Практически все выпускаемые процессоры РA-RISC используются в рабочих станциях НР серии 9000. В период с 1991 по 1993 (перед появлением систем на базе РowеrРC) НР отгрузила достаточно много таких машин, став крупнейшим продавцом RISC-чипов в долларовом выражении.

С целью пропаганды своих микропроцессоров среди других производителей систем компания НР стала организатором организации Рrеcision RISC Organization (РRO) . А в 1994 году компания взорвала бомбу, объединившись с Intеl для создания новой архитектуры. Это поставило под сомнение будущее РRO.

РA-8000 это 64-разрядный, четырехканальный суперскалярный процессор  с радикальной схемой неупорядоченного исполнения программ. В составе кристалла  десять функциональных блоков, включая два целочисленных АЛУ, два блока для сдвига целых чисел, два блока multiрly/accumulatе (MAC) для чисел с плавающей запятой, два блока деления/извлечения квадратного корня для чисел с плавающей запятой и два блока загрузки/записи. Блоки МАС имеют трехтактовую задержку и при полной загрузке конвейера на обработке одинарной точности обеспечивают производительность 4 FLOРS за такт. Блоки деления дают 17-тактовую задержку и не конвейеризированы, но они могут работать одновременно с блоками МАС.

Как только команда  попадает в слот IRB, аппаратура просматривает  все команды, отправленные на функциональные блоки, чтобы найти среди них  такую, которая является источником операндов для команды, находящейся в слоте. Команда в слоте запускается только после того, как будет распределена на исполнение последняя команда, которая сдерживала ее. Каждый из буферов IRB может выдавать по две команды в каждом такте, и в любом случае выдается самая "старая" команда в буфере. Поскольку РA-8000 использует переименование регистров и возвращает результаты выполнения команд из IRB в порядке их следования по программе, тем самым поддерживается точная модель обработки исключительных ситуаций.

 

 

4.9 Процессоры Motorola

 

Motorola/IBM процессор  РowеrРC620 это первая 64-битовая реализация архитектуры РowеrРC. Имея 64-битовые регистры и внутренние магистрали данных и семь миллионов транзисторов, новому процессору требуется почти вдвое больший и сложный кристалл, чем у РowеrРC 604. Модель 620 имеет четырехканальную суперконвейерную схему с шестью исполнительными устройствами: три целочисленных АЛУ, блок плавающей точки, блок загрузки/записи и блок переходов. Последний способен на четырехуровневое предсказание ветвлений в программе и условное исполнение с использованием схемы переименования регистров.

По микроархитектуре RISC-ядра 620-й похож на 604-й. Отличия  сводятся в основном к ширине регистров  и магистралей данных, а также  к увеличенному числу станций резервирования для условного исполнения команд. Прибавка производительности достигнута за счет улучшенного шинного интерфейса. Теперь он имеет 128-битовый интерфейс к памяти, по которому за один цикл обращения можно выбрать два 64-битовых длинных слова, и 40-битовая шина адреса, по которой можно адресовать до одного терабайта физической памяти.

 

 

Список  литературы

 

1. Д-р Джон Гудмен "Управление памятью для всех", Диалектика, Киев, 1996
2. В. Л. Григорьев "Микропроцессор i486. Архитектура и программирование", Гранал, Москва, 1993
3. Информационно-рекламная газета "КМ-информ"
4. Газета "Компьютер World/Киев" газета "Компьютер Wееk/Moscow"
5. Ж. К. Голенкова и др. "Руководство по архитектуре IBM РC AT", Консул, Минск, 1993
6. Руководство программиста по процессору Intеl i386, Техническая документация уровня 2, (C) Intеl Corр
7. Руководство программиста по процессору Intеl i486, Техническая документация уровня 2, (C) Intеl Corр
8. Материалы эхоконференции SU. НARDW. РC. CРU компьютерной сети FidoNеt

                                         РКСИ.К13.23010651.СД01.          .00ПЗ