Дешифраторы и шифраторы

• МОДУЛЬ 3. ДЕШИФРАТОРЫ И ШИФРАТОРЫ
• Блок 3.1. Общие сведения
• Блок 3.2. Дешифраторы.
• 3.2.1. Структура дешифратора.
• 3.2.2. Расширение разрядности дешифратора
• 3.2.3. Применение дешифраторов
• Блок 3.3. Шифраторы
• 3.3.1. Структура шифратора.
• 3.3.2. Применение шифраторов
• Литература

 

МОДУЛЬ 3. ДЕШИФРАТОРЫ И  ШИФРАТОРЫ

Блок 3.1. Общие сведения

Дешифраторы и шифраторы (также, как и элементы И,ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ) являются комбинационными элементами: по-тенциалы на их выходах зависят от сиюминутного состояния входов, с их изменением меняется и ситуация на выходах; такие эле-менты не сохраняют предыдущее состояние после смены потенциалов на входах, т.е. не обладают памятью.

Дешифраторы могут быть полными  и неполными. Полные дешифраторы  реагируют на все входные коды, неполные – на коды, величина которых  не превосходит некоторого заранее  установленного значения. Выходы дешифраторов могут быть прямыми и ин-версными.

Шифраторы выпускаются приоритетными и не приоритетными. У приоритетного шифратора входы имеют разный приоритет. Возбужденный вход с большим приоритетом подавляет действие прежде возбужденного и устанавливает на выходах код, соответ-ствующий своему значению.

Сведения о рассматриваемых  элементах, классификация которых  графически отражена на рис. 3.1, будут  подробно изложены да-лее.

Знание материала, излагаемого  в данной теме, дадут студенту возможность  правильного выбора дешифраторов и  шифраторов в зависимости от требуемой  разрядности, необходимости использования  управляющих входов этих элементов  и категории выходов. Он научится организовывать структуры с большим  числом входов на маловходовых элементах, а также осуществлять адресацию  устройств кодами, разрядность которых  превосходит разрядность используемых элементов. 

 

Блок 3.2. Дешифраторы.

 

3.2.1. Структура дешифратора.

Каждому цифровому коду на входах дешифратора (рис. 3.2, а,б) соответствует логиче-ская 1 (или логический 0) на соответствующем выходе. Иными словами, каждый входной код адресует соответствующий выход, который при этом возбуждается. Поэтому входы дешифратора часто называют адресными. Стоящие возле них цифры (1,2,4…) показывают как соотносятся веса разрядов поступающего двоичного числа.

Выходы дешифратора оцифрованы десятичными числами. Возбуждается тот выход, но-мер которого равен весу входного кода, разряды которого имеют обозначенные веса (рис.3.2), т.е. дешифратор расшифровывает (дешифрирует) число, записанное в двоичном коде, представляя его логической 1 (логическим 0) на соответствующем выходе. Так, вы-ход 5 возбуждается при входном коде 101, выход 6 – при входном коде 110 и т.д. Удобно представлять, что выход дешифратора отображает возбудивший его входной код.

Вход V является входом разрешения работы. Если он инверсный (обозначен  кружком как на рис. 3.2), то для  функционирования дешифратора на нем  должен быть лог. 0 (достаточно этот вход соединить с общим проводом –  “землей”). Прямой вход V через ре-зистор соединяется с источником питания. Наличие входа разрешения расширяет функциональные возможности микросхемы.

Дешифратор выбирается так, чтобы число его входов соответствовало  разрядности по-ступающих двоичных кодов. Число его выходов равно количеству различных кодов этой разрядности. Так как каждый разряд двоичного кода принимает два значения, то полное количество n-разрядных комбинаций (n-разрядных двоичных кодов) равно 2ⁿ. Такое число выходов имеет полный дешифратор.

Неполный дешифратор выбирается, когда  некоторые значения адресных кодов  не отра-жают физической реальности. Так, например, дешифратор, предназначенный для фикса-ции двоичных кодов десятичного разряда (в нем могут быть цифры 0,1,2…9), должен иметь четыре входа (9₁₀ отображается как 1001₂). Однако комбинации, большие 1001₂ ото-бражают не цифру, а число, и поэтому (хотя и могут появляться на входах) не должны фиксироваться на выходах, число которых может не превышать десяти.

Основу структуры дешифратора  могут составлять элементы И; выход каждого из них является выходом дешифратора. Если этот выход должен быть возбужден, то на входах элемента И должны собираться логические единицы. При этом разряды входного кода, в которых присутствуют логические единицы, должны поступать на входы элемента И не-посредственно, а нулевые разряды должны инвертироваться.

Изложенный принцип положен  в основу построения схемы, изображенной на рис.3.3. Логическая 1 на выходе Y₀ должна появляться, когда на входах Х₃ , X₂, X₁присутствует двоичный код 000 десятичного числа 0. Поэтому входы верхнего (по схеме) конъюнктора должны быть соединены с линиями ₃ , ₂ , ₁, на каждой из которых присутствует логическая 1 , когда на входах Х₃=Х₂=Х₁=0. Логическая 1, к примеру, на выходе Y₂ должна появиться, когда на входах Х₃ , X₂ , X₁ устанавливается код 010 десятичного числа 2, поэтому входы соответствующего конъюнктора должны быть соединены с линиями ₃, Х₂, ₁, на каждой из которых имеется логическая 1, когда Х₃ = 0 , Х₂=1, X₁=0. Аналогично соединяются с линиями входы других конъюнкторов.

Дешифраторы и шифраторы

полные

с прямыми входами

с инверсными входами

неполные

неприоритетные

приоритеные

Некоторые типы дешифраторов имеют инверсные выходы: на возбужденном (активизированном) выходе присутствует логиче-ский 0, в то время как на всех других – логические 1. Такие дешифраторы удобно использовать, когда активным сигналом для вы-бора (ввода в действие, инициализации) устройства с выхода дешифратора является логический 0. 

 

3.2.2. Расширение разрядности  дешифратора

Общий случай расширения разрядности  дешифраторов иллюстрирует рис.3.4. Левый (по схеме) дешифратор постоянно активизирован  логической 1 на входе V. Кодами на его  ад-ресных входах может быть активизирован (выбран) любой из дешифраторов DC0…DC15. Выбор одного из выходов 0…15 каждого из них определяется кодом на объединенных входах 1, 2, 4, 8. Таким образом, любой из 256 (2⁸) выходов может быть активизирован восьмиразрядным кодом, четыре разряда которого выбирают номер дешифратора, а четы-ре – номер его выхода.

 

3.2.3. Применение дешифраторов

Основное назначение дешифратора  состоит в том, чтобы выбрать (адресо-вать, инициализировать) один объект из множества  находящихся в устройстве. Рис. 3.5 иллюстрирует это применение. Каждому объекту присваивают опреде-ленный адрес (номер). Когда на входы дешифратора поступает двоичный код адреса, соответствующий элемент акти-визируется за счет появления логиче-ского 0 на связанном с ним выходе де-шифратора, а остальные элементы ос-таются заблокированными.

Можно предусмотреть, чтобы с одного из выходов дешифратора на определенный блок поступал управляющий сигнал, когда на входах дешифратора появляется определенный код, соответствующий, например, превышению какого-либо параметра (температуры, напряжения и т.д.), который должен быть приведен к нормальному уровню указанным блоком.

Когда число адресуемых устройств  невелико, многие выходы дешифратора  остаются неза-действованными. При этом может оказаться целесообразным (в частности, по экономическим соображениям) использовать не микросхему дешифратора, а реализовать ее фрагмент логиче-скими элементами. На рис. 3.6 представ-лена схема, состав-ленная с таким расче-том, чтобы устройст-во DD1 реагировало на код 101, а устрой-ство DD2– на код 010.

Аналогичный прием можно использовать, если адрес устройства имеет большее  число разрядов, чем число входов дешифратора. Рис. 3.7 иллюстрирует слу-чай, когда устройство DD1 адресуется кодом 1011, при этом три старших разряда кода заводятся на дешифратор, активизируя вы-ход №5 , а младший разряд кода объединяется с ним конъюнкцией.

На дешифраторе могут быть реализованы  логические функции. Пусть, к примеру, y = ₃ x_{2 1} + ₃ x₂ x ₁ + x_{3 2} x ₁ . Логиче-ские переменные подаются на адресные входы дешифратора (рис.3.8). Первая конъюнкция (ее вес равен 2) возбуждает выход №2 , вторая – выход №3, третья – выход №5. Так как условие y = 1 должно иметь место при наличии любой из этих конъюнкций, то вы-ходы 2, 3 и 5 надо объединить дизъюнкцией. 

 

Блок 3.3. Шифраторы

3.3.1. Структура шифратора.

Шифратор решает задачу, обратную дешифратору: в частности, на его выхо-дах устанавливается двоичный код, соответствующий десятичному номеру воз-бужденного информационного входа.

При построении шифратора для получения  на выходе натурального двоичного кода учитывают, что единицу в младшем  разряде такого кода имеют нечетные десятичные цифры 1, 3, 5, 7, ... , т. е. на выходе младшего разряда должна быть 1, если она есть на входе № 1 или на входе  № 3 и т. д. Поэтому входы под  ука-занными номерами через элемент  ИЛИ соединяются с выходом  младшего раз-ряда. Единицу во втором разряде двоичного кода имеют десятичные цифры 2, 3, 6, 7, . . .; входы с этими номерами через элемент ИЛИ должны подключаться к выходу шифратора, на котором устанавливается второй разряд кода. Аналогич-но, входы 4, 5, 6, 7,... через элемент ИЛИ должны быть соединены с выходом, на котором устанавливается третий разряд, так как их коды имеют в этом разряде единицу, и т. д.

Схема шифратора, построенная в  соответствии с изложенным принципом, приведена на рис. 3.9,а, а условное изображение– на рис. 3.9, б, где E – вход разрешения работы, а Е₀ – выход, логический 0 на котором свидетельствует о том, что ни один информаци-онный вход не возбужден. Для расширения разрядности (каскадирования) шифраторов вход E последующего шифратора соединя-ют с выходом E₀.предыдущего. Если информационные входы предыдущего шифратора не возбуждены (E₀=0), то последующий шифратор получает разрешение работать. 

 

3.3.2. Применение шифраторов

Шифратор может быть организован  не только для представления (кодирования) десятичного числа двоичным кодом, но и для выдачи определенного  кода (его значение заранее выбирается), например, при нажатии клавиши  с соответствующим символом. При  появлении этого кода система  оповещается о том, что нажата определенная клавиша клавиатуры.

Шифраторы применяются в  устройствах, преобразующих один вид  кода в другой. При этом вначале  дешифрируется комбинация исходного  кода, в результате чего на соответствующем  выходе дешифратора появляется логическая 1. Это отображение входного кода, значение которого определено номером  возбужденного выхода дешифратора, подается на шифратор, организованный с таким расчетом, чтобы каждый входной код вызывал появление  заданного выходного кода. Конкретный пример такого преобразования будет  рассмотрен в третьей части учебника.   

 

 

 

Литература

1. Калабеков Б.А. Цифровые  устройства и микропроцессорные  cистемы – М.: Телеком, 2000г., c. 110…122

2. Зельдин Е.А. Цифровые  интегральные микросхемы в информационно-измерительной  аппаратуре – Л.: Энергоиздат  , 1986 г., c. 111…122.

3. Фролкин В.Т., Попов Л.Н.  Импульсные и цифровые устройства  – М.: Радио и связь, 1992 г., c. 162…169.

4. Потемкин И.С. Функциональные  узлы цифровой автоматики –  М.: Энергоатомиздат, 1988 г., c. 87…96, 102…107.

5. Сайт в интернете: WWW. abc. WSV.ru

6. Сайты в интернете : rff.tsu.ru, pub. mirea. ac. ru