Микропроцессорная система на базе микропроцессора I8085

Федеральное агентство морского и речного  транспорта.

Федеральное государственное  образовательное учреждение

высшего профессионального  образования.

Морской государственный  университет

 имени адмирала Г.И.  Невельского.

 

 

Кафедра «Электрооборудование судов»

 

 

 

 

 

Курсовой проект

 

«Микропроцессорная система на базе микропроцессора I8085»

 

Вариант 1.6

 

 

 

 

 

 

 

 

Руководитель работы

“___”   ________ 2012г.

Курсант  группы

“___”   ________ 2012г.

 

 

 

 

 

 

 

 

 

 

Владивосток 2012

 

 

Содержание

 

1. Исходные данные…………………………………………………………………………3
2. Микропроцессор I8085……………………………………………………………...…….4
3. Адресная шина микропроцессора I8085………………………………………………..5

4. Шина управления системы на базе микропроцессора I8085………………………...6

5. Буферирование шин данных микропроцессора I8085………………………………..6

6. Подготовка микропроцессора I8085

      для  работы в режиме системного  контролера…………………………………………6

7.   Генератор тактовых импульсов для микропроцессора

             I8085…………………………………………………………………………………………7

8. Прямой доступ к памяти в микропроцессоре I8085…………………………………..7
9. Прерывания в микропроцессоре I8085…………………………………………………7
10. Функциональное описание микропроцессора I8085………………………………….9
11. Микросхема параллельного интерфейса КР580ВВ55А……………………………..10
12. Устройство буферирования шин КР580ВА86………………………………………...11
13. Микросхема АЦП К1113ПВ1……………………………………………………………12
14. Допустимые предельные значения МП I8085………………………………………...13
15. Операционный усилитель К140УД7……………………………………………………13
16. Расчет и выбор резисторов………………………………………………………………14
17. Программа…………………………………………………………………………………15
18. Литература…………………………………………………………………………………17

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Исходные данные

 

Входы	Каналы Измереня	Мультиплексор	Тип МП	Прием готовности АЦП	Разрядность
1	2	3	4	5	6
Вх.1 – постоянное напряжение 0…10мВ. Вх.2 – постоянный U 0…100 В, частота высшей гармоники 10 Гц. Вх .3 – пост I 0…5мА Вх 4…8 дискретн.	8	Аналоговый	I8085	Прерывание по входу RST	12

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2. Микропроцессор I8085.

 

 

 

X1 X2 READY RESIN HOLD INTR RST5.5 RST6.5 RST7.5 TRAP S1D SoD S0 S1 CLS RESET HLDA INTA

CPU

AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD8 AD9 AD10 AD11 AD12 AD13 AD14 AD15   ALE       RD WR I/O

 

 

 

 

 

 

 

 

 

 

 

 

 

Микропроцессор I8085 разработан фирмой Intel. Это 8-ми разрядный МП основным модулем, которого является АЛУ (арифметико-логическое устройство), выполняющее различные операции по

обработке данных. Ввод данных осуществляется с помощью аккумулятора и регистра временного хранения. Команды, необходимые  для передачи данных, находятся в  наборе команд, применяемых в этом микропроцессоре. Устройство управления не только управляет работой МП, но и запускает ряд внешних устройств (внешнее ЗУ и порты ввода/вывода). Если требуется записать или считать информацию, находящуюся в определенной ячейке ЗУ, то устройство управления соответственной команды выбирает определенный момент времени. Такие операции осуществляются с помощью команд WR(L) (запись) или RD (L) (чтение), одновременно с которыми на адресную строку поступает код адреса для поиска требуемой ячейки ЗУ.

    Сигнал МП IO(H)/M(L) сообщает, имеет ли отношение передача данных к ЗУ(M) или к портам ввода-вывода (I/O). С помощью внешнего сигнала HOLD(H) (захват шины) можно “предписать” МП не пользоваться сигналами данных адресов. МП всегда заканчивает команду HOLD сигналом HLD A(H) (подтверждение захвата шины). После приема запроса о передачи  данных в ЗУ или в порты ввода/вывода МП находится в состоянии ожидания до тех пор, пока не получит сообщение о том, что требуемый регистр перешел в состояние готовности или что требуемый адрес найден в ЗУ. Сообщение об этом поступает в МП через соответствующий управляемый вход в виде сигнала READY (H) (готовность).

   Сигнал RESIN (внутренний сброс) позволяет установить счетчик команд в нулевое состояние. В этом случае программа будет автоматически начинаться снова. К входам X1 и X2 можно подключить кристалл кварца с собственной частотой порядка 6-ти МГц. Генератор синхросигналов, связанный с контроллером или с устройством управления, определяет реальное быстродействие МП.

   Рассмотрим еще один выходной  управляемый сигнал ALE (Address Latch Enable) – разрешение адресного режима. С помощью ALE часть информации шины адресов, а именно биты от A0 до A7 включительно, выводится из МП по шине данных. Временное разрешение с помощью ALE позволяет выдать всю адресную информацию через шины адресов и данных. Сигналы состояния S0 (H) и S1 (H) содержат информацию о состоянии МП.

                          

                                             S1 (H)    S0 (H)

Остановка     0      0        Запись     0      1

Чтение     1      0

Выбор команды    1      1

 

    Прерывание производится  с помощью команды INTR (H). Если МП закончил выполнение текущей команды, то он ответит на прерывание сигналом INTA (L) (подтверждение прерывания). Через линию RST (повторный запуск) может поступить внешний запрос на прерывание. Если МП подтвердит этот запрос, то одновременно с генерацией сигнала INTA произойдет переход к требуемой подпрограмме.

    Сигнал прерывания  TRAP (H) (прерывание в непредвиденной ситуации) обычно не маскируется, т. е. вход МП всегда находится в состоянии разрешения преобразования. В случае появления сигнала TRAP команда “разрешение преобразования” не требуется. МП располагает набором внешних контактов последовательного ввода/вывода информации, которые позволяют с помощью сигнальной программы вывести последовательно из МП параллельный набор битов или ввести в МП последовательный  набор битов и преобразовать его в параллельный набор. Такое  преобразование необходимо, если требуется передать данные по одной линии, например в процессе обмена данными. Для этой цели служат выводы обозначенные SID и SOD.

    Связь микропроцессора  с внешними схемами осуществляется  через буферы, которые обеспечивают  эффективное управление схемами  типа ТТЛШ.

1.1 Адресная шина микропроцессора I8085.

 

    Адресная шина представляет собой сгруппированные 16 выводов микропроцессора.

    В устройстве 8085 используется  принцип, основанный на "временном  мультиплексировании" функции  выводов, когда одни и те  же выводы в разные моменты времени представляют разные функции. Это позволяет реализовать ряд дополнительных функций при тех же 40 выводах в корпусе микропроцессора.

  Восемь мультиплексированных  вывода устройства I8085 играют роль  шины данных либо младших разрядов адресной шины. В некоторые моменты эти восемь физических выводов передают адрес, в другие моменты они используются для ввода или вывода данных, обозначены как АD - АD .

Старшие восемь разрядов адресной шины системы АD – АD предназначены для реализации, соответствующего разряда адреса.

Ввиду  того,  что  в     микропроцессоре   I8085  используется мультиплексированные выводы для адреса и данных, формирование младших восьми разрядов адресной шины несколько усложняется. Главная особенность заключается в необходимости "фиксации" логического состояния выводов   АD - АD микропроцессора I8085 в моменты, когда они функционально представляют адресные разряды АD - АD . Для этого необходимо точно знать, когда на этих выводах отображается адресная информация.

В корпусе 8085 существует специальный  вывод, обозначаемый АLЕ

(Address Latch Enable) - открытие фиксатора адреса, сигнал на котором в нормальном состоянии соответствует логическому 0. Если информация на выводах АD - АD является адресной – А - А , то АLЕ переводится в

 состояние 1. При переходе  АLЕ из состояния 1 в состояние  0 информация на АD -АD должна быть зафиксирована.

  Сигнал ALE инвертируется за  счет использования фиксатора  с импульсным запуском. В соответствии со спецификациями 8085 адресные данные должны фиксироваться по заднему фронту сигнала ALE. С другой стороны, согласно спецификациям 8-ми разрядного фиксатора, который фиксирует данные по переднему фронту тактового импульса. Поэтому необходимо   инвертировать      сигнал   ALE,   поступающий   от микропроцессора. Это позволяет осуществить физически фиксирование информации АD - АD в 8-разрядных фиксаторах по заднему фронту сигнала ALE.

 

Шина управления системы на базе микропроцессора I8085

 

Для построения 2 Шина управления микропроцессора I8085 используем управляющие выводы, обозначаемые как IO/М, RD и WR. В табл.2 приведены логические состояния  сигналов на этих выводах соответственно функциям шинам управления.

Таблица2

Логические условия  для выводов управляющих сигналов микропроцессора

I8085 при указанных функциях  системы

 

      

RD	WR	IO/M
0	1	1
1	0	1
0	1	0
1	0	0

 

IOR   Сокращенное обозначение 

IOW     функций системы 

MEMR               

MEMW      

 

Из табл. 2 видно, что при выполнении операции чтения или записи для устройства ввода - вывода (IOR - IOW) сигнал на выводе IO/М соответствует состоянию логической 1. При выполнении же операции чтения и записи в память (МЕМR и МЕМW) этот сигнал соответствует состоянию логическому 0.

При реализации функции, соответствующих  обозначениям этих выводов (чтение и  запись), на выводы RD и WR подается сигнал 0. Таким образом, при выполнении чтения информации из памяти или с устройства ввода сигнала RD соответствует состоянию логическому 0. При выполнении же записи в память или на устройство вывода сигнала WR соответствует состоянию логическому 0.

1.3 Буферирование шин  данных микропроцессора I8085

Для микропроцессора I8085 при передачи данных и адреса характерно наличие мультиплексированной шины. Однако для буферирования данных это не имеет особого значения. Поскольку активизированное состояние сигнала RD соответствует низкому уровню.

1.4 Подготовка микропроцессора I8085 для работы в режиме системного контролера.

 

Для подготовки микропроцессора  I8085 к работе в режиме системного контролера соединяем вход НОLD с корпусом. Это защитит память от прямого доступа. Потом подадим на вход READY напряжение уровня, соответствующего логической 1. Это предотвратит паузы во время нормального выполнения программы. Наконец, соединяем выводы ТRАРТ,

RSТ 7.5,  RSТ 6.5, RSТ 5.5 и INTR с корпусом. Это исключит возможность прерывания микропроцессора I8085 во время нормального выполнения программы.

   Для обеспечения начальной установки микропроцессора I8085 к входу RЕSЕТ подключаем элементы, образующие такую же схему, как и схема, подключаемая к входу RЕSЕТ генератора тактовых импульсов 8224. Включенный таким образом   микропроцессор будет работать как контроллер системы, в котором не допускается режим прямого доступа в память, запрещаются прерывание и состояния ожидания.