Проектирование электронной схемы на цифровых ИМС

Каждый из корпусов ИС типа ЛА содержит от 2 до 4 логических элементов т И-НЕ. Количество элементов в корпусе определяется количеством входов и выходов всех элементов и ограничивается количеством выводов корпуса.

Цоколевка микросхемы типа ЛА8 и её условное обозначение изображены на рис.12.

                                                                                                                                                                                                                                  

Основные параметры:

 

 

Микросхемы типа К561ЛЕ5 выполняют логическую функцию т ИЛИ-НЕ, где т - количество входов. Реализация ее обеспечивается последовательным соединением т МДП-транзисторов с каналом р-типа и параллельным соединением т МДП-транзисторов с каналом n-типа.

 На рис.13 приведена принципиальная электрическая схема 2ИЛИ-НЕ, являющегося одним из элементов ИС ЛЕ5. Этот тип элементов также имеет более высокий уровень и более низкий уровень , по сравнению с простейшим КМДП-инвертором. Чтобы величина не была ниже предельно допустимого уровня, ширина каналов МДП-транзисторов с каналом р-типа (по схеме рис.11 VT1 и VT2) больше в т раз, чем у МДП-транзисторов с каналом n-тина.

Каждая из микросхем  тина ЛЕ содержит от 2 до 4 логических элементов т ИЛИ-НЕ. Количество элементов в корпусе определяется количеством выводов. Цоколевка и условные обозначения ИС типа ЛЕ приведены на рис.13.

Основные параметры:

                                                                                                                    

 
6. Регистры памяти

 

В качестве регистров  памяти (DD11– DD15) применена микросхема [1]: К561ИР6.

Микросхема К561ИР6 содержит восьмиразрядный регистр сдвига с последовательным и параллельным вводом информации. Кроме этого регистр имеет переключатель направления обмена информацией. Структурная схема регистра сдвига типа ИР6 приведена на рис.14 , а его условное обозначение и цоколевка — на рис.15 .

Рис.10 Структурная схема регистра сдвига типа ИР6

 

Выбор направления передачи информации определяется входом А/В. При высоком уровне на входе А/В шины А1...А8 подключаются к входам триггеров регистра, а шины В1...В8 — к выходам триггеров регистра. При этом выходы триггеров подключены постоянно, а входы триггеров подключаются к шинам А1...А8 при наличии разрешающего высокого уровня на входе ЕА и разрешающего высокого уровня на входе P/S (переключатель «параллельная — последовательная запись информации»). Запись информации в триггеры производится с шин А1...А8 синхронно с фронтом синхроимпульса на входе С, если на входе A/S (переключатель «асинхронный — синхронный режим записи») присутствует низкий уровень, и асинхронно (независимо от импульсов на входе С) — при высоком уровне на входе A/S.

 

 

При низком уровне на входе А/В шины BI...B8 подключаются  ко  входам   триггеров   регистра   и   параллельная  запись  в регистр с шин В1...В8 может производиться синхронно с фронтом импульса на входе С, если на входе P/S высокий уровень, а на входе A/S — низкий. Асинхронная запись информации производится с шин В1...В8, если на входах P/S и A/S высокие уровни Параллельное считывание информации с триггеров регистра в этом режиме производится при высоком уровне на входе ЕА.

Последовательный ввод информации с входа D и ее сдвиг осуществляется при низком уровне на входе P/S по фронтам синхроимпульсов на входе С. Асинхронный последовательный ввод информации в регистр сдвига невозможен.

При использовании ИС типа ИР6 следует помнить, что шины AI...A8 имеют разрешающий вход ЕА, а шины В1...В8 такого входа не имеют, поэтому при записи информации с шин А1...А8 на шины В1...В8 будет выводиться эта информация. Зависимость режимов работы от состояния входов ЕА, P/S, А/В и A/S сведена в табл.5 .

                                                                                                             Таблица 3

Вход				Режим
ЕА	Р/	А/В	А/
0	0	0	X	Последовательный синхронный ввод данных; данных на параллельных выходах  А нет
0	0	1	X	Последовательный синхронный ввод данных; данные появляются на выходе В
0	1	0	1	Параллельный режим  синхронных входов В; данных на выходах  А нет
1	1	0	0	Параллельный режим  асинхронных входов В; данных на выходах  А нет
0	1	1	1	Параллельные входы  данных А отключены; параллельные данные на выходах В; данные синхронно рециркулируются
0	1	1	0	Параллельные входы  данных А отключены; есть данные на выходах В; данные асинхронно рециркулируются
1	1	0	X	Синхронный последовательный ввод данных; есть данные на параллельных выходах А
1	0	1	X	Синхронный последовательный ввод данных; есть данные на  выходах  В
1	1	0	0	Входы В синхронно  параллельно принимают данные; на выходах А есть данные
1	1	0	1	Входы А асинхронно принимают  данные; на выходах А есть параллельные данные
1	1	1	0	Входы А синхронно параллельно принимают данные; на выходах В – параллельные данные
1	1	1	1	Входы А асинхронно принимают  данные; на выходах В – параллельные данные

 

 

7.   Минимизация Булева выражения

 

   Пользуясь таблицей 1, составляем Булево выражение:                                                   

 

 

   Заполняем карту Карно (рис.16):

Рис.12 Карта Карно

 

Проводим минимизацию  и записываем минимизированное Булево выражение:

            

 

 

8. Расчет  энергетических параметров

 

Микросхемы (при напряжении питания +5 В):

 

1. К561ЛН2:
2. К561ИЕ10:
3. К561ЛА8:
4. К561ЛЕ5:
5. К561ИР6:

Средний ток потребления  всего устройства будет складываться из токов потребления всех используемых в устройстве микросхем:

Питание устройства осуществляется источником с напряжением 

Средняя потребляемая при  этом мощность устройства:

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Заключение

 

 

 

 

В проделанной работе была спроектирована электронная схема  по исходной блок-схеме представленной на рис.1.1. В качестве элементной базы, а также в соответствии с заданием была выбрана серия ИМС К561. Данная серия получила большое распространение благодаря широкому функциональному ряду микросхем, и хорошим эксплуатационным параметрам:

1) потребляемый ток в статическом режиме составляет десятки наноампер;

2) широкий диапазон питающих напряжений;

3) коэффициент разветвления ограничен в основном только паразитной емкостью монтажа;

К сожалению, серия К561 наряду с перечисленными достоинствами  обладает таким недостатком, как  малое быстродействие, ограниченное для большинства микросхем частотой f≈1 МГц . Последнее не явилось причиной отказа от данной серии в нашей работе, т.к по условию задания максимальные частоты в отдельных точках схемы на порядок меньше допустимой. Так по условию номинальная частота генератора  fг = 100 кГц. Максимальное время, необходимое схеме для прохождения полного цикла преобразования, с появлением  параллельных данных на выходах всех регистров составляет:  

Tпр= N/fг

     где N -  общее число разрядов счетчиков

 

Для наихудшего варианта- в фамилии присутствует буква  “Я” на последнем месте (код b”11111111”) время преобразования составит Tпр=256/100кГц = 2,56 mс. Это время можно считать временем между отображением первой и последней буквы на индикаторе. При этом наблюдателю вследствие инерционности зрения будет казаться, что все буквы фамилии отобразились одновременно.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Литература

 

 

1.     Цифровые  интегральные микросхемы: Справ./ М.  И. Богданович, И.Н.   

        Грель, В.А. Прохоренко, В. В. Шалимо.- Мн.: Беларусь. 1991.- 493с.: ил.

 

2.     Янсен Й.  Курс цифровой электроники: В 4-х т. Т. 1. Основы цифровой     

        электроники на ИС. Пер. с голланд.- М.: Мир, 1987.- 334 с.:, ил.

 

3.     Храбров  Е.А. Методы и средства конструирования  электронных  

         устройств: Практическое руководство  по курсу “ Конструирование  

         электронных устройств” для студентов специальности Т.07.02.00 

        “Промышленная электроника”. Часть 1.-Гомель: УО “ ГГТУ

         им. П.О. Сухого”, 2003. - 29с.  

   

4.      Резисторы, конденсаторы, трансформаторы, дроссели,          

         коммутационные устройства РЭА: Справочник/ Н.Н. Акимов и др.              

       Мн.: Беларусь, 1994.