Структура микропроцессорных систем управления

В любой момент выполнения команды ввода или вывода с помощью дешифратора выбирается адрес указанного в команде порта обмена и с появлением управляющего сигнала ЧТ.ВУ (или ЗП.ВУ) осуществляется обмен данными через шину системы.

Асинхронный обмен данными. В том случае, когда темп работы ВУ ниже скорости выполнения команд микропроцессором, используется асинхронный обмен данными. Принципиальное отличие этого способа заключается в необходимости проверки микропроцессором готовности ВУ к обмену всякий раз, когда данные, необходимые для передачи, могут быть выставлены на шину данных. Другими словами, всякий раз перед выполнением команды ввода-вывода микропроцессор должен убедиться в готовности ВУ принять или выдать эти данные.

Алгоритм обмена показан на рис. 5. Для реализации алгоритма обмена ВУ снабжается специальным устройством (в виде триггерных схем), которое вырабатывает сигнал "Готов", когда предыдущий обмен данными закончен. Например, цифропечатающее устройство сформирует сигнал "Готов" только после того, как печать предыдущей информации полностью закончено. АЦП выдает сигнал "Готов" только после того, как преобразование аналоговой информации в цифровой код закончено, и т. д. В соответствии с алгоритмом, изображенным на рис. 5, микропроцессор перед началом обмена данными должен ввести в память (или в РОН) состояние ВУ. Это означает, что сигнал "Готов" на выходе ВУ по линиям связи (обычно через порт и шину данных) по инициативе МП должен быть записан специальной командой ввода в память системы. На следующем шаге с помощью логических команд определяется уровень сигнала "Готов". Если уровень сигнала соответствует готовности ВУ к обмену, то на следующем шаге специальными командами осуществляется передача данных.

Рис. 5 - Блок-схема асинхронного обмена

Обмен данными по прерываниям. В практике использования микропроцессорных систем возникают ситуации, когда инициатором обмена данных выступает не микропроцессор, а само внешнее устройство. Например, в системе сбора технологической информации АЦП может обратиться к МП для обмена, когда закончено формирование цифрового кода; в случаях возникновения непредвиденных или аварийных ситуаций в объекте управления необходимо произвести корректирующие воздействия и пр. Во всех подобных случаях требуется прекратить выполнение основной программы и по инициативе внешних устройств перейти на выполнение подпрограмм прерываний. Для выполнения прерываний микропроцессор, как указывалось ранее, переводится в режим обслуживания прерывания. Схема алгоритма прерываний изображена на рис. 6.

Рис. 6 - Блок схема алгоритма обслуживания прерываний

Напомню, что переход МП в режим прерываний возможен в том случае, если специальной командой установлен триггер прерываний. Если переход в режим прерываний возможен, то после поступления запроса прерывания осуществляются инициализация источника прерывания, запись состояния МП и счетчика команд и переход на выполнение подпрограммы прерывания. После выполнения подпрограммы прерывания осуществляется восстановление стояния МП и счетчика команд и возврат к основной программе. Обычно все описанные процедуры по обслуживанию прерываний выполняются с помощью БИС контроллера прерываний, например КР580ВТ59. Схема подключения контроллера прерываний изображена на рис.7.

Рис. 7 - Организация прерываний на базе контроллера прерываний

Контроллер может обслужить восемь запросов прерываний с соблюдением приоритета каждого из запросов. Перевод МП в режим прерываний осуществляется активным уровнем сигнала ЗПР (запрос прерывания) на входе МП, а переход на подпрограмму прерывания — системным сигналом ОБ.Пр (обслуживание прерывания). При активном уровне сигнала ОБ.Пр. контроллер прерываний через шину данных сообщает микропроцессору начальный адрес подпрограммы прерывания, соответствующего источнику прерывания со старшим приоритетом.

Обмен данными между ВУ и памятью. Для обмена данными между ВУ и памятью системы используется режим ПДП. Такой вид обмена чаще используется в ЭВМ в случае необходимости передачи большого массива данных с большой скоростью (например, для передачи данных между ОЗУ системы и магнитным диском). В технологических контроллерах такой вид обмена используется редко, и в основном для служебных целей (например, для вывода информации на дисплей).

• Архитектура однокристального микропроцессора К580ВМ80А

Однокристальный микропроцессор К580ВМ80А с макропрограммным управлением и фиксированной системой команд предназначен для параллельной обработки 8-разрядной цифровой информации. По назначению относится к классу универсальных МП и применяется в различных областях техники - от одноплатных контроллеров технологических процессов до персональных ЭВМ средней производительности. Кристалл МП выполнен по n-МОП технологии и содержит 4800 транзисторов. Быстродействие МП достигает 500 тыс.оп/с простых операций типа "регистр - регистр" при длительности цикла 250 нс. Конструктивно МП выполнен в пластмассовом корпусе с 40 выводами. Для расширения функциональных возможностей разработано значительное количество микросхем поддержки, которые составляют МПК К580, состоящий из 18 БИС.

БИС 580 серии характеризуется следующими параметрами:

• потребляемая мощность КР580ВМ80А-1,25 Вт, остальные БИС-0,75 Вт;
• напряжение питания КР580ВМ80А; -5 В, +5 В, +12 В, остальные БИС - +5 В;
• допустимое отклонение напряжения питания БИС КР580 - +5%;
• нагрузочная способность каждого вывода БИС - один вход элемента ТТЛ;
• уровень лог. "1" - 2,4-5В; лог. "0" - 0-0,4 В;
• температурный диапазон БИС КР580 - 10-+70 °С;
• время спада и нарастания входных напряжений на выводах БИС - 30 нс.

Структурная схема МП КР580ВМ80А (рис. 1) состоит из двух частей: операционной (ОП) и управляющей (УП). Обе части расположены на одном кристалле. Управляющая часть содержит недоступную для пользователя управляющую память, в которую в процессе изготовления БИС записаны операции, определяющие состав команд МП. Структура МП мало отличается от структуры обобщенного МП, но имеет некоторые особенности.

Рис. 1 - Структурная схема МП КР580ВМ80А

Операционная часть МП построена на базе 8-разрядного АЛУ, на два входа которого подключены два 8-разрядных буферныхрегистра БР1 И БР2. Вход регистра БР1 соединен с внутренней магистралью МП, а вход регистра-защелки БР2 - с аккумулятором, выполняющим функции регистра-накопителя.

Блок РОН (регистр общего назначения) содержит шесть 8-разрядных регистров, обозначаемых буквами В, С, D, E, H, L, которые могут использоваться как одиночные 8-разрядные регистры, как регистровые 16-разрядные пары ВС, DE, HL. Объединение регистров в пары дает возможность хранить 16-разрядные двоичные числа. Все регистры имеют 3-разрядные кодовые обозначения. Регистровая пара обозначается кодом старшего регистра в паре. Например, регистр D имеет кодовое обозначение 010. Такое же кодовое обозначение имеет и регистровая пара DE, обозначаемая условно D.

Буферные регистры БР1, БР2, а также 8-разрядные регистры W и Z программно недоступны и служат для хранения данных при выполнении некоторых операций.

Указатель стека SP и счетчик команд PC являются 16-разрядными регистрами и служат для хранения адресов ячеек памяти. При обращении к памяти в качестве адреса может использоваться и содержимое любой регистровой пары блока РОН. Содержимое счетчика команд инкрементируется (увеличивается на единицу) после выборки содержимого любой ячейки памяти. Сформированный в PC адрес очередной ячейки памяти записывается в 16-разрядный регистр адреса РА и выдается на шину адреса системы через буфер адреса БА. МП имеет 16-разрядную ША и обеспечивает адресацию к памяти, содержащей 216 = 64 Кбайт памяти.

АЛУ МП выполняет арифметические, логические и сдвиговые операции над 8-разрядными двоичными числами. Базовой операцией АЛУ является операция сложения двоичных чисел. Все арифметические, логические и сдвиговые операции выполняются при участии аккумулятора. Результат операции размещается в аккумуляторе. Обмен информацией МП с ВУ возможен только через аккумулятор. МП имеет возможность выполнения операции с 2-разрядными десятичными числами. С этой целью каждая десятичная цифра размещается в тетраде любого регистра МП. Коррекция двоичных чисел, необходимость которой возникает при выполнении арифметических операций над десятичными числами, выполняется специальной схемой десятичной коррекции СДК.

Восьмиразрядный регистр признаков РП никаких особенностей не имеет: пять его разрядов используются для хранения признаков результата операции, выполняемой в АЛУ. Содержимое разрядов РП, называемых флагами, имеет следующее назначение:

• флаг переноса Тс устанавливается в состояние, соответствующее переносу из старшего разряда при выполнении арифметических операций или операций сдвига;
• флаг нулевого результата Т2 устанавливается в состояние лог. "1", если результат операции в АЛУ или в любом РОН равен нулю;
• флаг знака Ts устанавливается в состояние лог. "1", если результат операции в АЛУ или любом РОН отрицательный;
• флаг четности Тр устанавливается в состояние лог. "1", если количество единиц в разрядах четно;
• флаг дополнительного переноса Tv устанавливается в состояние лог. "1", если при выполнении операций АЛУ возникает перенос из четвертого разряда.

РП подключен к внутренней магистрали МП, что позволяет с помощью специальных команд переслать его содержимое в память системы. Это необходимо, например, при вызове подпрограммы, когда состояние МП необходимо запомнить в стеке. Управляющая часть МП содержит 8-разрядный регистр команд РК, дешифратор команд и управляющее устройство. При выполнении команды программы, содержащейся в памяти системы, код команды через буфер данных БД и внутреннюю магистраль МП записывается в РК для дальнейшей обработки в дешифраторе команд и управляющем устройстве. Управляющее устройство, работа которого тактируется двумя импульсными последовательностями Ф1 и Ф2, вырабатывает три группы управляющих сигналов, необходимых для реализации четырех режимов работы МП: режима начальной установки, ожидания, прямого доступа к памяти и прерывания.

Сигналы, определяющие состояние шины данных:

• С — выходной сигнал высокого уровня, стробирует появление на ШД "слова состояния";
• ПМ — выходной сигнал высокого уровня, подтверждает готовность МП к приему данных;
• ВД — выходной сигнал низкого уровня, сообщает, что МП выдал информацию на ШД.

Сигналы, определяющие рабочий цикл микропроцессора:

• ГТ — входной сигнал высокого уровня, сообщающий МП о готовности ВУ к обмену данными. При подаче на вход ГТ сигнала низкого уровня МП переходит в состояние ожидания, которое продолжается до момента появления на входе ГТ сигнала высокого уровня;
• ОЖ — выходной сигнал высокого уровня, подтверждающий переход МП в состояние ожидания;
• ЗХ — входной сигнал высокого уровня, обеспечивающий отключение МП от ШД системы за счет перевода буферов адреса БА и данных БД в высокоимпедансное состояние, характеризующееся практически бесконечным выходным сопротивлением;
• ПЗХ — выходной сигнал высокого уровня, подтверждающий отключение МП от ШД;
• СБР — входной сигнал низкого уровня, обеспечивающий начальную установку МП, при которой счетчик команд PC обнуляется, а сигналы ПЗХ и РПР сбрасываются. Содержимое РОН при этом изменяется.

Сигналы управления прерываниями:

• ЗПР — входной сигнал высокого уровня, запрещающий чтение кода операции очередной команды выполняемой программы и подготавливающий МП к выполнению команд программы обработки прерывания;
• РПР — выходной сигнал высокого уровня, подтверждающий перевод МП в режим прерывания.

МП тактируется двумя последовательностями импульсов Ф1 и Ф2, вырабатываемых ИС тактового генератора КР580ГФ24. Импульсные последовательности имеют амплитуду 12 В и не перекрываются во времени. Кроме того, генератор тактовых импульсов ГТИ формирует положительный импульс стандартного ТТЛ-уровня и отрицательный импульс "строб состояния", который далее для краткости будем обозначать СТС. Формирование всех этих импульсов происходит с частотой повторения, равной девяти периодам колебаний задающего кварцевого резонатора, подключаемого к выводам ГТИ. Следовательно, для получения частоты следования тактовых импульсов, равной 2 МГц, потребуется кварцевый резонатор с частотой, равной 18 МГц. Одновременно ГТИ используется для формирования сигналов ГТ и СБР. Структурная схема ГТИ и его подключение к выводам МП показаны на рис. 2. ИС ГТИ содержит генератор Г гармонических колебаний, к выводам К1 и К2 которого подключается кварцевый резонатор. Гармонические колебания с выхода генератора поступают на выход ИС ГТИ и используются внутри него для управления схемами формирования тактирующих последовательностей Ф1 и Ф2, сигнала сброса СБ и сигнала готовности ГТ. Наличие гармонических колебаний на выводе ОСЦ ГТИ может быть использована для контроля его работы или во внешних модулях МС. Вывод Ф2Т ГТИ используется для вывода из генератора сигнала высокого уровня стандартного для ТТЛ-схем, длительностью пять периодов опорной частоты кварцевого резонатора. Этот сигнал может быть использован во внешних устройствах как эталонный импульсный сигнал стабилизированной частоты. Вывод СБ.в (вход сброса) используется для подключения кнопки КН, переводящей МП в режим начальной установки.