Разработка формирователя сигналов

Министерство Российской Федерации по связи и информатизации

Негосударственное образовательное  учреждение «Институт ТЕЛЕИНФО»

Кафедра «Информатики и  вычислительной техники»

Сдана на проверку:                                                    Допустить к защите:

 

« _____ » _________________ 200 __ г.                             « _____ » _________________ 200 __ г.

 

                                                                                                  Защищена с оценкой:

 

                                                                                                « _____ » _________________ 200 __ г.

 

 

КУРСОВАЯ РАБОТА

«РАЗРАБОТКА ФОРМИРОВАТЕЛЯ  СИГНАЛОВ»

Пояснительная записка

на ____ листах

 

 

 

 

Студент группы ВТ-72_________

Руководитель ___________________

 

 

 

 

 

 

 

 

 

 

 

                                                   Самара 2011 г.

                                      Рецензия:

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Цель  курсовой работы: Разработать формирователь периодических цифровых четырёхразрядных сигналов и периодического аналогового  напряжения сложной формы, используя аппаратный способ реализации устройства.

 

Рис. 1. «Обобщённая  структурная схема формирователя  сигналов»

 

ГТИ – Генератор тактовых импульсов

СТ – Счётчик импульсов

ПК – Преобразователь  кодов

ЦАП – Цифро-аналоговый преобразователь

ВЫХ – Выход с ЦАП

 

Формирователь сигналов работает следующим  образом:

Импульсы с выхода генератора с периодом следования поступают на 4-разрядный счётчик, который с каждым импульсом изменяет своё состояние на единицу. На выходах счётчика формируются заданные последовательности четырёхразрядных сигналов. Затем, с помощью преобразователя кодов, эти последовательности преобразуются в восьмиразрядные последовательности сигналов, которые управляют работой ЦАП. С выхода ЦАП  снимается пропорциональное входным восьмиразрядным последовательностям аналоговое напряжение заданной величины и формы.

                                                       

 

 

 

 

 

 

 

 

 

1. Исходные данные

 

А = 5, К = 11, Базис ИЛИ-НЕ, Х1 и Х2 - "1", Счетчик вычитающий.

Пояснение:

 К – коэффициент пересчёта счётчика;

 – установка начального  состояния счётчика;

 – принудительная остановка  счётчика.

 

расчет и преобразования выполнялись в табличном процессоре «MS Excel »

 

i(n)	Значение	Q4Q3Q2Q1
0	9	1001
1	8	1000
2	7	0111
3	6	0110
4	5	0101
5	4	0100
6	3	0011
7	2	0010
8	1	0001
9	0	0000
10	15	1111

 

B = 8

 

U(0)	U(1)	U(2)	U(3)	U(4)	U(5)	U(6)	U(7)	U(8)	U(9)	U(10)	U(11)
0	-1	-2	-2,5	-3	-4	-4,5	-2	-2	-1	-0,5	-0,5

 

 

C = 2        Tc = 2 мс

 

Umin = -7   Umax = 7

 

Пояснение:

 – длительность одной ступеньки  аналогового напряжения;

 и  – минимальное и максимальное напряжение на выходе ЦАП.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2. Проектирование  формирователя сигналов

2.1 Определение цифровых  последовательностей на входах  ЦАП

                                                                         

,  , ΔU= 0,055.

 

 

 

 

расчет и преобразования выполнялись в табличном процессоре «MS Excel »

 

U(i)	Знач.	Y(i)	Y8Y7Y6Y5Y4Y3Y2Y1
U(0)	0	128	10000000
U(1)	-1	110	01101110
U(2)	-2	92	01011100
U(3)	-2,5	83	01010011
U(4)	-3	73	01001001
U(5)	-4	55	00110111
U(6)	-4,5	46	00101110
U(7)	-2	92	01011100
U(8)	-2	92	01011100
U(9)	-1	110	01101110
U(10)	-0,5	119	01110111

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Исходные  данные для синтеза преобразователя  кодов и счётчика:

(расчет и преобразования выполнялись в табличном процессоре «MS Excel »)

 

А = 5	В = 8	С = 2   Тс = 2мс	Х1,Х2= "1"	лог.базис ИЛИ- НЕ	Umin = -7В, Umax = 7
i Порядковый номер кодовой комбинации	M(i) Значение кода счетчика DEC	Q4Q3Q2Q1   Код   счетчика       BIN	U(i), В   Напряжение на выходе ЦАП	Y(i)   Значение кода  на  входе ЦАП   DEC	Y8Y7Y6Y5Y4Y3Y2Y1   Код  на  входе ЦАП       BIN
0 1 2 3 4 5 6 7 8 9 10	9 8 7 6 5 4 3 2 1 0 15	1001 1000 0111 0110 0101 0100 0011 0010 0001 0000 1111	0 -1 -2 -2,5 -3 -4 -4,5 -2 -2 -1 -0,5	128 110 92 83 73 55 46 92 92 110 119	10000000 01101110 01011100 01010011 01001001 00110111 00101110 01011100 01011100 01101110 01110111

 

 

 

 

 

2.2 Синтез преобразователя кодов

 

Задания:

• Минимизировать логические функции Y1, Y2, ... , Y8 методом карт Карно;
• Преобразовать минимизированные логические выражения в базис ИЛИ-НЕ;
• Построить функциональную и принципиальную схемы преобразователя кодов, выбрав для реализации логических функций такие варианты, которые требуют минимального числа корпусов интегральных микросхем ТТЛ серий.

 

 

 

 

 

 

 

 

 

 

 

 

 

Y1		0	0	1	1	Q2
		0	1	1	0	Q1
0	0	0	0	0	0
0	1	1	1	0	1
1	1	-	-	1	-
1	0	0	0	-	-
Q4	Q3					11
Y2		0	0	1	1	Q2
		0	1	1	0	Q1
0	0	1	0	1	0
0	1	1	0	0	1
1	1	-	-	1	-
1	0	1	0	-	-
Q4	Q3					11
Y3		0	0	1	1	Q2
		0	1	1	0	Q1
0	0	1	1	1	1
0	1	1	0	1	0
1	1	-	-	1	-
1	0	1	0	-	-
Q4	Q3					11
Y4		0	0	1	1	Q2
		0	1	1	0	Q1
0	0	1	1	1	1
0	1	0	1	1	0
1	1	-	-	0	-
1	0	1	0	-	-
Q4	Q3					11
Y5		0	0	1	1	Q2
		0	1	1	0	Q1
0	0	0	1	0	1
0	1	1	0	1	1
1	1	-	-	1	-
1	0	0	0	-	-
Q4	Q3					11
Y6		0	0	1	1	Q2
		0	1	1	0	Q1
0	0	1	0	1	0
0	1	1	0	0	0
1	1	-	-	1	-
1	0	1	0	-	-
Q4	Q3					11
Y7		0	0	1	1	Q2
		0	1	1	0	Q1
0	0	1	1	0	1
0	1	0	1	1	1
1	1	-	-	1	-
1	0	1	0	-	-
Q4	Q3					11
Y8		0	0	1	1	Q2
		0	1	1	0	Q1
0	0	0	0	0	0
0	1	0	0	0	0
1	1	-	-	0	-
1	0	0	1	-	-
Q4	Q3					11

 

Анализирую карты Карно.

В формулах, принимаю сокращения Q1 = 1, Q2 = 2, Q3=3, Q4=4, в качестве отрицания перед элементом ставится «!», то есть запись !N = N

 

Y1= (3v4)*(!1v!2v4)*(2v3v!4)=![!(3v4)v!(!1v!2v4)v!(2v3v!4)]

 

Y2=(!1v2)*(!1v!3v4)*(1v!2v3)=![!( !1v2)v!( !1v!3v4)v!(1v!2v3)]

 

Y3=(!1v2v!3)*(!1v2v!4)*(1v!2v!3)=![ !(!1v2v!3)v!(!1v2v!4)v!(1v!2v!3)]

 

Y4=(1v!3v4)*(!1v!4)=![ !(1v!3v4)v!(!1v!4)]

 

Y5=(!1v!2v3)*(1v2v3)*(!1v2v!3)*(!1v2v!4)=

=![ !(!1v!2v3)v!(1v2v3)v!(!1v2v!3)v!(!1v2v!4)]

 

Y6=(1v!2)*(!1v2)*(!2v!3v4)=![ !(1v!2)v!(!1v2)v!(!2v!3v4)]

 

Y7=(!1v!2v3)*(1v2v!3)*(!1v2v!4)=![ !(!1v!2v3)v!(1v2v!3)v!(!1v2v!4)]

 

Y8=(1v3)*(!1v4)*(!1v!2)*(!3v4)=![ !(1v3)v!(!1v4)v!(!1v!2)v!(!3v4)]

 

 

 

 

Принципиальная схема  представлена в общей схеме блоком “ПК”

 

 

 

 

 

 

 

 

2.3 Синтез счётчика импульсов

 

В качестве счётчика импульсов  будем использовать интегральную микросхему К555ИЕ7. Это четырёхразрядный асинхронный  реверсивный счётчик с возможностью предустановки. Модуль счёта счётчика 16.

 

Расчёт  схемы предустановки счётчика:

Учитывая, что счетчик - вычитающий и последнее его состояние будет 15(0010), то следующее состояние счётчика будет 14(1110).

 в состоянии 1110 должен быть всегда равен 0, в остальных состояниях должна быть 1.

 

 

1	1	1	0	0
Остальные комбинации				1

 

Yпр=!4v!3v!2v1

 

Расчет схемы  установки начального состояния.

 

 

0	0	0
0	1	0
1	0	1
1	1	0

 

L=!!(Yпр*!X1)=!(!Yпр v X1)

 

 

Расчёт  схемы остановки счётчика:

ГТИ равен 1, равен 1 (по условию), вход «-» в состоянии 14 должен быть равен 1, во всех остальных состояниях должен быть 0.