Разработка конструкции и технологии изготовления полупроводниковой микросхемы низкочастотного усилителя телефонного

  Министерство  образования  Республики Беларусь 

 

 

Учреждение  образования «Полоцкий государственный  университет»

 

 

 

 

 

Кафедра КиТ РЭС

 

 

 

 

 

Курсовой проект

 

По курсу:

“Микросхемотехника”

 

на тему:

“Разработка конструкции и технологии изготовления полупроводниковой микросхемы низкочастотного усилителя телефонного”

 

 

 

 

Разработал:         Самусенок С. А.

 Группа 07-РТ

 

 

Проверил:         Довгяло Д. А.

 

 

 

 

Новополоцк

2010 г.

Министерство  образования  Республики Беларусь 

 

 

Учреждение  образования «Полоцкий государственный  университет»

 

 

 

 

 

Кафедра КиТ РЭС

 

 

 

 

 

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

к курсовому проекту

по дисциплине

 

“Микросхемотехника”

 

на тему:

“ Разработка конструкции и технологии изготовления полупроводниковой микросхемы низкочастотного усилителя телефонного ”

 

 

 

 

 

 

Разработал:         Самусенок С. А.

 Группа 07-РТ

 

 

Проверил:         Довгяло Д. А.

 

 

 

 Новополоцк

2010 г.

 

Содержание

 

Введение                                                                                                                        5

1. Анализ технического  задания                                                                                 10

1.1 Анализ  схемы                                                                            10

1.2 Расширенное техническое задание                                          12

2. Выбор и обоснование конструктивных и технологических

    материалов                 13

3. Конструктивный  расчет                                  16

3.1 Расчет параметров транзисторов                                                          16

3.2 Расчет параметров резисторов                                            23

3.3 Расчет параметров конденсаторов                                  27

4. Разработка топологии кристалла                                                                          29

5. Разработка технологии изготовления микросхемы                                           33

6. Сборка микросхемы                                     35

7. Заключение                           36

8. Список использованных литературных  источников                                       37

Приложение А                                                                                                            38

Приложение Б                                                                                                             39

Приложение В                                                                                            40

Приложение  Г                                                                                                            41

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Введение

Интегральная  микросхема (ИМС) — это конструктивно законченное изделие электронной техники, выполняющее определенную функцию преобразования информации и содержащее совокупность электрически связанных между собой электрорадиоэлементов (ЭРЭ), изготовленных в едином технологическом цикле.

В настоящее время по способу изготовления различают полупроводниковые, пленочные и гибридные ИМС.

Пленочная технология

Пленочная технология позволяет изготавливать только пассивные элементы. Она  включает  в себя процессы термовакуумного испарения, катодного распыления и трафаретную печать.

Интегральная  схема, изготовленная по пленочной технологии, имеют подложку  (плату)  из  диэлектрика (стекло, керамика и др.). Пассивные элементы, т.е.  резисторы,  конденсаторы, катушки и соединения между элементами, выполняются в  виде  различных пленок, нанесенных на подложку. Активные элементы (диоды, транзисторы) не делаются пленочными, так как не удалось добиться их хорошего  качества. Таким образом, пленочные интегральные схемы содержат только пассивные элементы.

Принято различать ИС тонкопленочные, у которых толщина пленок не более 2 мкм, и толстопленочные, у которых толщина пленок значительно больше. Подложки представляют собой диэлектрические пластинки толщиной 0.5—1,0 мм. Тщательно отшлифованные и отполированные.

  При изготовлении пленочных резисторов на подложку наносят резистивные пленки. Если сопротивление резистора должно быть небольшим, то пленка делается из сплава высокого сопротивления, например из нихрома. А для резисторов высокого сопротивления применяется смесь металла с керамикой. На концах резистивной пленки делаются выводы в виде металлических пленок, которые вместе с тем являются линиями, соединяющими резистор с другими элементами. Сопротивление пленочного резистора зависит от толщины и ширины пленки, ее длины и материала. Для увеличения сопротивления делают пленочные резисторы зигзагообразной формы. Удельное сопротивление пленочных резисторов выражают в особых единицах – омах на квадрат. Тонкопленочные резисторы по точности и стабильности лучше толстопленочных, но производство их сложнее и дороже. У тонкопленочных резисторов удельное сопротивление может быть от 10 до 300 Ом на квадрат. Толстопленочные резисторы имеют удельное сопротивление от 2 Ом до 1 МОм на квадрат. Их стабильность во времени хуже, чем у тонкопленочных резисторов.

Пленочные конденсаторы чаще всего делаются только с двумя обкладками. Одна из них наносится на подложку и продолжается в виде соединительной линии, затем на нее наносится диэлектрическая пленка, а сверху располагается вторая обкладка, также переходящая в соединительную  линию. В зависимости от толщины диэлектрика конденсаторы бывают тонко- и толстопленочными. Диэлектриком обычно служат оксиды кремния, алюминия или титана. Удельная емкость может быть от десятков до тысяч пикофарад на квадратный миллиметр, и соответственно этому при площади конденсатора в 25 мм² достигаются номинальные емкости от сотен до десятков тысяч пикофарад. Точность изготовления ± 15 %.

Пленочные катушки делаются в виде плоских спиралей, чаще всего прямоугольной формы. Ширина проводящих полосок и просветов между ними обычно составляет несколько десятков микрометров. Тогда получается удельная  индуктивность  10—20 мГн/мм². На площади 25 мм² можно получить индуктивность до 0,5 мкГн. Обычно такие катушки  делаются  с индуктивностью не более нескольких мкГн. Увеличить индуктивность можно нанесением на катушку ферромагнитной пленки, которая будет выполнять роль сердечника.

Гибридные технология

Широкое распространение получили гибридные  ИС – интегральные схемы, в которых применяются пленочные пассивные элементы и навесные элементы (резисторы, конденсаторы, диоды, оптроны, транзисторы), называемые компонентами ГИС. Электрические связи между элементами и компонентами осуществляются с помощью пленочного или проволочного монтажа. Навесными элементами в микроэлектронике называют миниатюрные, обычно бескорпусные, диоды и транзисторы, представляющие собой самостоятельные элементы. Иногда в гибридных ИС навесными могут быть и некоторые пассивные элементы, например, миниатюрные конденсаторы с такой большой емкостью, что их невозможно осуществить в виде пленок.

Достоинства гибридных микросхем: возможность предварительного выбора дискретных элементов, низкую стоимость подложек и возможность применения  значительно больших номиналов тонкопленочных конденсаторов и мощных резисторов.

  Недостатком является дополнительные контактные площадки для монтажа дискретных элементов или полупроводниковых ИМС, которые можно выполнить по тонкопленочной технологии.

Полупроводниковая технология

Полупроводниковая технология характеризуется тем, что  как активные элементы так и пассивные элементы схем выполняют внутри объема кристалла полупроводника, который и является конструктивной основой ИС. Основным полупроводниковым материалом является кремний. Полупроводниковые ИС обеспечивают высокую степень интеграции.

Недостатком этой технологии является ограниченная линейность, температурная нестабильность и большой допуск на значение номиналов резисторов и конденсаторов.

Преимуществом является большая механическая прочность в результате меньших  размеров элементов, более высокая надежность вследствие меньшего числа контактных соединений, ограниченного количества используемых материалов, а также из-за того, что полупроводниковую ИС можно изготовить только из монокристаллической, сверхчистой, полупроводниковой структуры [1].

Современные тенденции развития микроэлектроники

Основной  тенденцией развития микроэлектроники является повышение степени интеграции микросхем. Согласно знаменитому прогнозу, сделанному в 1965 г. и известному с тех пор как закон Мура, условное число транзисторов в наиболее скоростных процессорах удваивается каждые полтора года. Разумеется, эта тенденция не может сохраняться вечно, и уже с 90-х годов XX в. разные специалисты периодически высказывают мысль о том, что в своем развитии микроэлектроника вплотную подошла как к технологическому пределу увеличения размеров кристаллов СБИС и УБИС, так и к дальнейшему повышению «плотности» размещения компонентов на кристалле. Среди множества конструкторско-технологических проблем, которые приходится решать при проектировании и производстве микроэлектронных изделий, можно выделить пять основных.

На  первом месте стоит проблема уменьшения размеров элементов интегральных схем. Уже сейчас оборудование для производства процессоров Intel Pentium 4, использующее в процессе литографии излучение с длиной волны 248 нм, позволяет получить на кристалле элементы размером 130 нм. По прогнозам компании Intel уже в ближайшее время удастся уменьшить размеры отдельного транзистора примерно до 30 нм, что составляет всего несколько десятков атомных слоев. Корпорация Nikon сообщила о форсировании программы разработки оборудования для проекционной литографии (Electron Projection Lithography — EPL) с использованием норм 0,07-микронного технологического процесса. Сегодня EPL можно рассматривать как наиболее вероятную технологию литографии следующего поколения.

По  официальным данным фирмы IBM, в 2007 г. должна быть сдана в эксплуатацию оптическая система для литографии, использующая излучение с длиной волны 157 нм, с помощью которой  можно будет получать компоненты размером 65 нм.

Участниками консорциума, в который вошли  компании Intel, IBM, AMD, Micron Technology, Infineon и Motorola, разрабатывается проект использования литографии дальнего ультрафиолетового диапазона (волны длиной 13 нм), в результате реализации которого размеры элементов центрального процессора уменьшатся до 32 нм. По прогнозам, этого можно ожидать в 2010 г.

Дальнейшие  перспективы повышения разрешающей  способности литографии специалисты  связывают с использованием при  экспозиции мягкого рентгеновского излучения с длиной волны ~1 нм, а  также различных методов электронной  литографии. В одном из вариантов  метода электронной литографии вообще не используется технология резисторных  масок, а предусмотрено непосредственное действие электронного пучка на слой оксида кремния. Оказывается, что экспонированные  области в дальнейшем травятся в  несколько раз быстрее неэкспонированных.

По-видимому, естественный предел дальнейшему росту  микроминиатюризации СБИС и УБИС будет положен явлениями разупорядочивания структуры материалов за пределами окон в фоторезистах. На более фундаментальном уровне он может быть обусловлен ограничением чистоты применяемых полупроводников и статистическим характером распределения в них дефектов и примесей. Судя по наблюдаемой тенденции, этот предел может быть достигнут примерно к 2015 г.

На  втором месте в ряду актуальных задач  микроэлектроники стоит проблема внутренних соединений. Огромное число элементов  микросхемы, размещенных на подложке, должно быть коммутировано между  собой таким образом, чтобы обеспечить надежное и правильное выполнение определенных операций над сигналами. Этот вопрос решается с помощью многоуровневой разводки, когда на первом (низшем) уровне формируют логические вентили, на втором — отдельные цифровые узлы типа триггеров, на третьем — отдельные  блоки (например, регистры) и далее  по нарастающей степени функциональной сложности.

На  третьем месте расположена проблема теплоотвода. Повышение степени интеграции обычно связано с уменьшением как размеров самих элементов, так и расстояний между ними, что ведет к увеличению удельной мощности рассеивания. В естественном режиме (без дополнительного теплоотвода) допустимая мощность рассеивания современных микросхем не превышает 0,05 Вт/ мм², что ограничивает плотность размещения элементов на подложке. Для преодоления этого ограничения можно использовать несколько способов: снижение напряжения питания, использование микрорежима работы транзисторов, переход к более экономичной элементной базе (например, комплементарная структура металл—диэлектрик—полупроводник — КМДП) и, наконец, искусственное охлаждение. Однако у каждого из этих способов существуют свои специфические трудности. Так, например, снижение напряжения питания неизбежно ведет к снижению помехоустойчивости.

Четвертой в списке следует указать проблему дефектов подложки. Повысить степень  интеграции можно простым увеличением  площади кристалла, однако при этом пропорционально возрастает вероятность  попадания в рабочую область  дефектов кристаллической структуры (прежде всего дислокаций), наличие  которых на поверхности подложки неизбежно, хотя бы в силу термодинамических  причин. Дефект подложки может привести к нарушениям технологического процесса изготовления микросхемы и соответственно к браку. Единственным способом решения  этой проблемы является совершенствование  технологии изготовления подложек.