Реализация синхронного автомата на интегральных микросхемах

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3.2 Выбор способа решения задачи курсового проектирования.

 

В данном курсовом проекте  для фиксации восьми состояний счетчика блок памяти строится на тактируемых по положительному фронту D – триггерах (см. таблицу 1 и рисунок 2.).

Триггер - это простейшее устройство с двумя устойчивыми  состояниями, предназначенное для ввода, хранения и вывода одного бита информации в двоичных кодах.

Входы триггера и подаваемые на них сигналы делятся на информационные и вспомогательные. Информационные сигналы управляют состоянием триггера, которое определяется значением (0 или 1) сигнала на его основном Q- выходе. С другого Q - выхода снимается инверсный сигнал. При Q = 0 говорят, что триггер находится в нулевом состоянии или состоянии логического 0; при Q = 1 - в единичном состоянии или состоянии логической 1 Вспомогательные сигналы служат для предварительной установки триггера в начальное состояние.

Вход D-вход приема цифровой информации, а С - вход тактовых импульсов синхронизации, источником которых обычно служит генератор прямоугольных импульсов. По входам R и S D-триггер работает так же, как RS-триггер: при подаче на вход R напряжения низкого уровня D-триггер устанавливается в нулевое состояние, на вход S - в единичное. По входам D и С он может действовать как ячейка памяти принятой информации или как триггер со счетным входом.

Особенностью комбинированных  триггерных схем является то, что наряду с наличием у них синхронно управляемых информационных входов, присутствуют также и входы асинхронной установки S и R триггеров в единичное “1”  и нулевое “0” состояния. Входы асинхронной установки триггеров обозначены на УГО отдельными от синхронных входов зонами. Входы асинхронной установки необходимы для приведения триггеров в некоторые исходные (начальные) состояния, которые в совокупности соответствуют начальному состоянию синтезируемого синхронного управляющего автомата. Сигнал, подаваемый на входы асинхронной установки триггеров для приведения их в начальные состояния, принято называть сигналом сброса (Reset) или начальной установки (Н.У.). Сигнал начальной установки должен воздействовать только на один из асинхронных входов (S или R) каждого триггера. Не задействованные для начальной установки входы триггеров должны быть подключены к дополнительному сигналу, который является постоянным и пассивным для данного типа триггера.

 

 

 

 

Таблица  1

R	S	C	D	Q	S    TT     Q   C   D   R           Q             Q+
0	0	0	*	0/1	0/1
0	0	­	0	0/1	0
0	0	­	1	0/1	1
0	1	*	*	0	1
0	1	*	*	1	1
1	0	*	*	0	0
1	0	*	*	1	0
1	1	*	*	0/1	Рисунок 2 - Комбинированный синхронный двухтактный D - триггер   *

 

 

 

 

 

 

 

 

 

3.3 Выбор способа синтеза схемы электрической функциональной синхронного автомата

 

 

Для фиксации шести состояний  счетчика возьмем четыре тактируемых по положительному фронту D-триггера, объединенные входы синхронизации которых будем использовать как счетный вход счетчика рисунок 3.

Будем характеризовать состояние  счетчика N четырехразрядным двоичным словом Q4Q3Q2Q1

 

 

 

Рисунок 3 -  Функциональная схема счетчика

 

Каждый  импульс генератора G переписывает на выходы триггеров Q1, Q2, Q3, Q4 информацию с входов D1, D2, D3, D4. Поэтому дальнейший синтез счетчика сводится к построению комбинационной схемы (логики переходов), формирующей из выходных сигналов Q уровни сигналов D на информационных входах триггеров, необходимые для перехода в следующее состояние. Для этого составим таблицу переходов (таблица 2) и запишем логические выражения для сигналов D1, D2, D3, D4 в ДНФ.

 

Таблица 2

Таблица переходов

Текущее состояние счетчика					Последующее состояние счетчика
N	Q4	Q3	Q2	Q1	N	D4	D3	D2	D1
0	0	0	0	0	5	0	1	0	1
5	0	1	0	1	4	0	1	0	0
4	0	1	0	0	3	0	0	1	1
3	0	0	1	1	2	0	0	1	0
2	0	0	1	0	1	0	0	0	1
1	0	0	0	1	12(c)	1	1	0	0
12(c)	1	1	0	0	13(d)	1	1	0	1
13(d)	1	1	0	1	0	0	0	0	0

 

     (2)

 

     (3)

 

    (4)

 

     (5)

 

Для минимизации логических функций можно воспользоваться  основными законами булевой алгебры  или картами Карно рисунок 4, при этом 8 нерабочих состояний доопределяем по собственному усмотрению, это позволит несколько упростить схему. 

 

 

D1	Q1 Q2
Q3 Q4		00	01	11	10
	00	1	1	0	0
	01	1	1	0	0
	11	1	1	0	0
	10	1	1	0	0

D2	Q1 Q2
Q3 Q4		00	01	11	10
	00	0	0	1	0
	01	0	0	1	0
	11	0	0	1	0
	10	1	1	1	0

 

D4	Q1 Q2
Q3 Q4		00	01	11	10
	00	0	0	0	1
	01	1	0	0	1
	11	1	0	0	0
	10	0	0	0	0

 

D3	Q1 Q2
Q3 Q4		00	01	11	10
	00	1	0	0	1
	01	0	0	0	0
	11	1	1	0	0
	10	0	0	0	1

 

Рисунок 4 -  Минимизация функции с помощью карт Карно

 

Минимизировав логические функции, получаем следующие выражения

 

     (6)

 

      (7)

 

      (8)

 

      (9)

 

3.4 Выбор интегральных микросхем для реализации синхронного автомата

 

С учетом соотношений (6), (7), (8), (9) построена принципиальная схема счетчика см. приложение А.

Для реализации синхронного автомата (СА)  выбраны отечественные интегральные микросхемы и элементы:

- К155ТМ8 - представляет собой  счетверенный D-триггер;

- К155ЛИ3 - представляет собой  три логических элемента «3И;

- К155ЛИ1- представляет собой четыре логических элемента «2И;

- К155ЛЛ1- четыре логических  элемента 2ИЛИ;

- К155ПП5 - преобразователь  из двоичного кода 8-4-2-1 в семисегментный;

- АЛС324Б - знакосинтезирующий семисегментный индикатор с общим анодом.

Счетные импульсы снимаются  с выхода тактового генератора G. Индикация состояний счетчика производится с помощью элемента  HG1, элемент D7 выполняющего функцию преобразования четырехразрядного двоичного числа в его шестнадцатеричный эквивалент, отображаемый на семисегментном индикаторе HG1.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4 МОДЕЛИРОВАНИЕ УСТРОЙСТВА С ПОМОЩЬЮ ELECTRONICS WORKBENCH

 

Для того чтобы собрать  устройство на базовых элементах, используем минимальные дизъюнктивные нормальные формы функций (6), (7), (8), (9). Выражение для каждой функции реализуем, используя элементы И, ИЛИ, НЕ, и подключаем к соответствующему входу семисегментного индикатора со встроенным преобразователем кода. Схема данного устройства изображена в приложении А. Блок памяти реализуем четырьмя D-триггерами  тактируемыми по положительному фронту. Частоту генератора G выбираем равной 1 Гц.

Функциональная схема данного устройства изображена на рисунке 5, принципиальная схема устройства на рисунке 6.

 

Рисунок 5 -  Схема синхронного счетчика, спроектированная с использованием пакета Electronics Workbench.

Рисунок 6 – Принципиальная схема синхронного счетчика, спроектированная с использованием пакета Electronics Workbench

 

 

 

 

 

 

 

 

 

 

 

 

 

ЗАКЛЮЧЕНИЕ

 

В курсовом проекте была рассмотрена методика синтеза синхронного  автомата. Были получены практические навыки синтезирования синхронных управляющих автоматов. Разработана схема электрическая принципиальная.

Полученный УА полностью соответствует заданию курсового проекта.

Правильность расчетов подтверждается моделированием схемы в программе ElectronicsWorkbench.

 Цель курсового проекта  выполнена.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ЛИТЕРАТУРА

 

1. Федосеева Л.И., Логические основы цифровых автоматов. Учебное пособие. – Пенза: изд-во Пензенского государственного университета, 1996.-34с.
2. Федосеева Л.И., Элементы теории цифровых автоматов. Учебное пособие. – Пенза: изд-во Пензенского государственного университета, 2001.- 107с.
3. Федосеева Л.И., Синтез управляющих автоматов. Учебное пособие. – Пенза: изд-во Пензенского технологического института, 2002.-55с.
4. Лазарев В.Г., Синтез управляющих автоматов. – М.: Энергоатомиздат, 1989.-327с.