Реализация синхронного автомата на интегральных микросхемах

Автор работы: Пользователь скрыл имя, 19 Января 2014 в 23:54, курсовая работа

Описание работы

В ходе проектирования нами был разработан синхронный автомат, на выходе которого формируется двоичный код, соответствующий десятичному номеру со-стояния автомата. Правильность функционирования данного автомата была проверена с помощью пакета схемотехнического моделирования Electronic Workbench 5.12. Автомат реализован на интегральных микросхемах малой и средней степени интеграции. Курсовой проект выполнен в соответствии с техническими условиями в полном объёме.

Содержание работы

Задание на курсовой проект 2
Замечания руководителя 3
Введение 5
1 Анализ задания на курсовой проект 6
2 Построение структурной схемы заданного автомата 7
3 Реализация заданного автомата на микросхемах малой и средней степени
интеграции 8
4 Выявление и устранение рисков сбоя 12
Заключение 18
Список литературы 19

Файлы: 1 файл

skhemotekhnika.docx

— 544.84 Кб (Скачать файл)

Правая нижняя панель управления TRIGGER определяет момент начала работы генератора. Момент запуска может быть задан по положительному или отрицательному фронтам синхронизирующего импульса. В режиме EXTERNAL (внешняя синхронизация) передача слов на выход генератора синхронизируется с помощью импульсов, подаваемых на вход запуска. С приходом каждого импульса на выход генератора выдается одно слово. В режиме INTERNAL (внутренняя синхронизация) генератор производит внутреннюю синхронизацию передачи слов на выход.

Для синхронизации работы схемы  с генератором можно использовать выход Clock Pulse (Clk). Установить частоту импульсов в пределах от Гц до МГц можно в окне FREQUENSY.

На рисунке 8 показано уменьшенное изображение логического анализатора. Логический анализатор подключается к исследуемой схеме с помощью выводов в его левой части. Одновременно могут наблюдаться сигналы в шестнадцати точках схемы. Нижние клеммы используется для подачи синхронизирующих импульсов и управления анализатором.

                         


 

 

 

 

Рисунок 8

 Двойным щелчком мыши по  уменьшенному изображению открывается  расширенное изображение логического анализатора, приведенное ниже на рисунке 9.

Временные диаграммы сигналов на экране 16-канального логического анализатора изображаются в виде прямоугольных импульсов. Кроме того, круглые окна в левой части анализатора показывают текущее состояние входов анализатора. Каждое окно соответствует одному из его входов. Уровни сигналов, в текущий момент подающихся на вход анализатора, на экране отображаются справа. Нажатие на клавишу CLEAR очищает экран логического анализатора. В поле CLOCKS PER DIVISION устанавливается временной масштаб по горизонтальной оси.

Выбор режима синхронизации производится при помощи поля управления TRIGGER. Существует два режима синхронизации:

  • внутренняя синхронизация;
  • внешняя синхронизация.

Режим внешней синхронизации устанавливается  нажатием на кнопку EXTERNAL. В этом режиме синхронизация производится синхронизирующим импульсом от внешнего источника, подаваемым на вход синхронизации. При помощи кнопок, расположенных в поле управления, можно задать момент запуска по положительному или отрицательному фронту синхронизирующего импульса.

Кнопкой Set в секции Clock устанавливается частота фиксации значений анализируемых сигналов. При совместной работе генератора слов и логического анализатора его частота работы должна быть не менее чем в 10 раз выше частоты формирования слов генератором слов. Для того чтобы можно было фиксировать логическим анализатором риски сбоя в логических схемах, его частота работы должна быть порядка 100 МГц, а частота работы генератора слов – порядка 10 МГц.


 

 

 

 

 

 

 

 

Рисунок 9 Расширенное изображение логического анализатора

Для того чтобы зафиксировать логическим анализатором риски сбоя в схеме, установили значение частоты его работы в 100 МГц, а значение частоты работы генератора слов – в 10 МГц. Временная диаграмма, полученная при прямом переходе автомата из одного состояния в другое, представлена на рисунке 10.

 

Рисунок 10 – Риск сбоя в работе автомата

На первой горизонтальной оси отображается сигнал ТИ. На последующих четырёх осями отображается выходной двоичный код, начиная с младшего разряда. Самый нижний – это сигнал Load счетчика. По срезу этого сигнала осуществляется загрузка начальной установки. Именно в этот момент происходит сбой в выходных сигналах автомата.

Для того чтобы предотвратить такой сбой в каждом мультиплексоре нужно подать на неиспользуемый информационный вход D11 сигнал такой же сигнал, который подан на вход D0, а на вход D15 – сигнал, который подан на вход D10. После этого временная диаграмма выглядит так, как представлено на рисунке 11.

Рисунок 11 – Временная диаграмма после устранения сбоев

 

 

 

 

 

 

 

 

 

 

 

ЗАКЛЮЧЕНИЕ

В ходе проектирования нами был разработан синхронный автомат, на выходе которого формируется двоичный код, соответствующий  десятичному номеру состояния автомата. Правильность функционирования данного автомата была проверена с помощью пакета схемотехнического моделирования Electronic Workbench 5.12. Автомат реализован на интегральных микросхемах малой и средней степени интеграции. Курсовой проект выполнен в соответствии с техническими условиями в полном объёме.

 

 

 

СПИСОК ЛИТЕРАТУРЫ

              1. Тюрин С.В. Практикум по теории автоматов: синтез синхронного управляющего автомата / Учеб. пособие. Воронеж: Воронеж. гос. техн. ун-т, 2004. – 84 с.
              2. Тюрин С.В. Разработка и отладка цифровых устройств / Учеб. пособие. Воронеж: Воронеж. гос. техн. ун-т, 2009. – 81 с.
              3. ГОСТ 2.701 – 84 ЕСКД. Схемы. Виды и типы. Общие требования к выполнению.
              4. ГОСТ 2.708 – 81 ЕСКД. Правила выполнения электрических схем цифровой вычислительной техники.
              5. ГОСТ 2.743 – 91 ЕСКД. Обозначения условные графические в схемах. Элементы цифровой техники.
              6. Выполнение электрических   схем    по    ЕСКД:     Справочник  / С.Т. Усатенко, Т.К. Каченюк, М.В. Терехова. - М.: Изд-во стандартов, 1992. - 316 с.

 


Информация о работе Реализация синхронного автомата на интегральных микросхемах