Регистры.
Общие сведения. Регистра сдвига. Регистры
памяти
Регистром
называется последовательное или параллельное
соединение триггеров. Они обычно строятся
на основе D триггеров. При этом для построения
регистров могут использоваться как динамические
так и статические D-триггеры
Параллельный
регистр служит для запоминания многоразрядного
двоичного (или недвоичного) слова. Количество
триггеров, входящее в состав параллельного
регистра определяет его разрядность.
Схема четырёхразрядного параллельного
регистра приведена на рисунке 11.1, а его
условно-графическое обозначение — на
рисунке 11.2.
Рисунок 11.1. Схема параллельного регистра
В
условно-графическом обозначении возле
каждого входа D указывается степень двоичного
разряда, который должен быть запомнен
в этом разряде. Точно таким же образом
обозначаются и выходы регистра. То, что
микросхема является регистром, указывается
в центральном поле условно-графического
обозначения символами RG.
В
приведённом на рисунке 11.2 условно-графическом
обозначении параллельного регистра инверсные
выходы триггеров не показаны. В промышленно
выпускающихся микросхемах параллельных
регистров инверсные выходы триггеров
часто не выводятся наружу для экономии
количества выводов корпуса.
Рисунок 11.2. Условно-графическое обозначение
параллельного регистра
При
записи информации в параллельный регистр
все биты (двоичные разряды) должны быть
записаны одновременно. Поэтому все тактовые
входы триггеров, входящих в состав регистра,
объединяются параллельно. Для уменьшения
входного тока вывода синхронизации C
на этом входе в качестве усилителя часто
ставится инвертор.
Кроме параллельного соединения
триггеров для построения регистров используются
последовательное соединение этих элементов.
Последовательный регистр (регистр
сдвига или сдвиговый регистр) обычно
служит для преобразования последовательного
кода в параллельный и наоборот. Применение
последовательного кода связано с необходимостью
передачи большого количества двоичной
информации по ограниченному количеству
соединительных линий. При параллельной
передаче разрядов требуется большое
количество соединительных проводников.
Если двоичные разряды последовательно
бит за битом передавать по одному проводнику,
то можно значительно сократить размеры
соединительных линий на плате (и размеры
корпусов микросхем).
Принципиальная схема последовательного
(сдвигового) регистра, собранного на основе D триггеров и позволяющего осуществить
преобразование последовательного кода
в параллельный, приведена на рисунке 11.3.
Обратите внимание, что если для параллельных
регистров подходили как триггеры работающие
по потенциалу так и триггеры, работающие
по фронту, то для реализации последовательного
(сдвигового) регистра подходят только
D триггеры, работающие по фронту!
Рисунок 11.3. Схема последовательного (сдвигового)
регистра
Внутри сдвигового регистра
триггеры соединены последовательно,
то есть выход первого соединён с входом
второго и т.д. Условно-графическое
изображение рассмотренного последовательного
регистра приведено на рисунке 11.4.
Рисунок 11.4. Условно-графическое обозначение
последовательного (сдвигового) регистра
Входы синхронизации в последовательных
(сдвиговых) регистрах, как и в параллельных
регистрах, объединяются. Это обеспечивает
одновременность смены состояния всех
триггеров, входящих в состав последовательного
(сдвигового) регистра.
JK – триггер. Принцип работы
JK – триггер – это схема
с двумя устойчивыми выходными
состояниями и двумя входами
J и К (Рисунок 14.1.а). Подобно
RS – триггеру, в JK – триггере входы
J и K это входы установки
выхода Q триггера в состояние
1 или 0. Однако, в отличие
от RS – триггера, в JK – триггере
наличие J=K=1 приводит к переходу
выхода Q триггера в противоположное
состояние. Условие функционирования
JK – триггера описывается функцией:
Рисунок 14.1 JK – триггеры:
а) асинхронные; б) тактируемые
фронтом.
Триггер JK –типа называют
универсальным потому, что на
его основе с помощью несложных
коммутационных преобразований
можно получить RS и Т – триггеры,
а если между входами J
и K включить инвертор, то
получится схема D – триггера.
Недостатком этой схемы
является зависимость работы
схемы от длительности тактового
импульса. Импульс должен быть
коротким и должен закончиться
до завершения процесса переключения
триггера. Для ослабления требования
к длительности тактового импульса
в цепи обратных связей можно
включить элементы задержки, как
показано на рисунке 14.1,а
пунктиром. Однако этот путь
не всегда является целесообразным.
Разработаны и применяются
в основном в интегральном
исполнении JK – триггеры, тактируемые
фронтом тактовых импульсов,
которые не чувствительны
к длительности тактовых импульсов.
Условное графическое
обозначение триггера приведено
на рисунке 14.1,в.
Если соединить вместе
входы J и K, то JK – триггер
превратится в Т – триггер. Пусть
триггер находится в исходном
состоянии (
). При подаче J=K=1 и
С=1, вентиль D1 будет закрыт
сигналом «0» с выхода
. Так как открывается
только вентиль D2, то триггер
установится в в нулевое
состояние
. При этом выходной потенциал
Q = 0 блокирует вентиль D2.
Поэтому следующая комбинация
J=K=1 и С=1 переводит триггер
в состояние Q=1 и т. д.
Проектирование счётчика
с коэффициентом счета
=10
В двоичных счётчиках
коэффициент счёта
и может быть равен
2, 4, 8, 16, 32 и т. д.
На практике требуются счётчики
с коэффициентом счёта не
равным
,например 10
Они выполняются на
основе двоичных счётчиков путём
исключения у счётчиков с
соответствующего числа
«избыточных» состояний S:
В нашем примере двоично-десятичный
(декадный)
=10 счётчик получают из
4-х разрядного, имеющего
=16, исключая 6 состояний.
Рисунок Схема 4-разрядного
двоичного счетчика с
=16
Необходимо исключить 6 состояний,
счёт должен циклически идти
от 0000 до 1001, а следующим
импульсом счетчик обнуляется;
Для этого в схему дополнительно
введём элемент конъюнктур
D5, обнуляющий счётчик при
совпадении двух «1» с
весовыми коэффициентами 2 и
8.
Рисунок Схема счётчика
с Ксч =10