Оперативка

 

Глава 2. Чипы памяти.

2.1  Память типа DRAM

Динамическая оперативная память ( Dynamic RAM – DRAM) используется в большинстве систем оперативной памяти персональных компьютеров. Основное преимущество этого типа памяти состоит в том, что ее ячейки упакованы очень плотно, т.е. в небольшую микросхему можно упаковать много битов, а значит, на их основе можно построить память большей емкости.

Ячейки памяти в микросхеме DRAM – это крошечные конденсаторы, которые удерживают заряды. Проблемы, связанные с памятью этого типа, вызваны тем, что она динамическая, т.е. должна постоянно регенерироваться, так как в противном случае электрические заряды в конденсаторах памяти будут “стекать”, и данные будут потеряны. Регенерация в микросхеме происходит одновременно по всей строке матрицы при обращении к любой из ее ячеек. Максимальный период обращения к каждой строке T_RF (refresh time) для гарантированного сохранения информации у современной памяти лежит в пределах 8-64 мс. В зависимости от объема и организации матрицы для однократной регенерации всего объема требуется 512, 1024, 2048 или 4096 циклов обращений. При распределенной регенерации (distributed refresh) одиночные циклы регенерации выполняются равномерно с периодом t_RF, который для стандартной памяти принимается равным 15,6 мкс. Период этих циклов называют «refresh rate», хотя такое название больше подошло бы к обратной величине — частоте циклов f=l/t_RF. Для памяти с расширенной регенерацией (extended refresh) допустим период циклов до 125 мкс. Возможен также и вариант пакетной регенерации (burst refresh), когда все циклы регенерации собираются в пакет, во время которого обращение к памяти по чтению и записи блокируется. При количестве циклов 1024 эти пакеты будут периодически занимать шину памяти примерно на 130 мкс, что далеко не всегда допустимо. По этой причине, как правило, выполняется распределенная регенерация, хотя возможен и промежуточный вариант — пакетами по несколько циклов.

Некоторые системы позволяют изменить параметры регенерации с помощью  программы установки параметров CMOS, но увеличение времени между циклами регенерации может привести к тому, что в некоторых ячейках памяти заряд “стечет”, а это вызовет сбой памяти. В большинстве случаев надежнее придерживаться рекомендуемой или заданной по умолчанию частоты регенерации.

В устройствах DRAM для хранения одного бита используется только транзистор и конденсатор, поэтому они более вместительны, чем микросхемы других типов памяти. Транзистор для каждого однозарядного регистра DRAM использует для чтения состояния смежного конденсатора. Если конденсатор заряжен, в ячейке записана 1; если заряда нет – записан 0. Заряды в крошечных конденсаторах все время стекают, вот почему память должна постоянно регенерироваться. Даже мгновенное прерывание подачи питания или какой-нибудь сбой в циклах регенерации приведет к потере заряда в ячейке DRAM, а следовательно, к потере данных.

Каждая ячейка способна хранить  только один бит. Если конденсатор ячейки заряжен, то это означает, что бит  включен, если разряжен – выключен. Если необходимо запомнить один байт данных, то понадобится 8 ячеек (1 байт = 8 битам). Ячейки расположены в матрицах и каждая из них имеет свой адрес, состоящий из номера строки и номера столбца.

 

Теперь рассмотрим, как происходит чтение. Сначала на все входы подается сигнал RAS (Row Address Strobe) – это адрес  строки. После этого, все данные из этой строки записываются в буфер. Затем на регистр подается сигнал CAS (Column Address Strobe) – это сигнал столбца и происходит выбор бита с соответствующим адресом. Этот бит и подается на выход. Но во время считывания данные в ячейках считанной строки разрушаются и их необходимо перезаписать, взяв из буфера.

Теперь запись. Подается сигнал WR (Write) и информация поступает на шину столбца  не из регистра, а с информационного  входа памяти через коммутатор, определенный адресом столбца. Таким образом, прохождение данных при записи определяется комбинацией сигналов адреса столбца и строки и разрешения записи данных в память. При записи данные из регистра строки на выход не поступают.

Следует учесть то, что матрицы  с ячейками расположены вот таким  вот образом:

Это означает, что за один раз будет считан не один бит, а несколько. Если параллельно расположено 8 матриц, то сразу считан будет один байт. Это называется разрядностью. Количество линий, по которым будут передаваться данные от (или на) параллельных матриц, определяется разрядностью шины ввода/вывода микросхемы.

Важнейшей характеристикой DRAM является быстродействие, а проще говоря, продолжительность цикла + время задержки + время доступа, где продолжительность цикла – время, затраченное на передачу данных, время задержки – начальная установка адреса строки и столбца, а время доступа – время поиска самой ячейки. Измеряется в наносекундах.

Сейчас уже не актуально использовать 66-МГц шины памяти. Разработчики DRAM нашли возможность преодолеть этот рубеж и извлекли некоторые дополнительные преимущества путем осуществления синхронного интерфейса.

С асинхронным интерфейсом процессор  должен ожидать, пока DRAM закончит выполнение своих внутренних операций, которые  обычно занимают около 60 нс. С синхронным управлением DRAM происходит защелкивание информации от процессора под управлением системных часов. Триггеры запоминают адреса, сигналы управления и данных, что позволяет процессору выполнять другие задачи. После определенного количества циклов данные становятся доступны, и процессор может считывать их с выходных линий.

Другое преимущество синхронного  интерфейса заключается в том, что  системные часы задают только временные  границы, необходимые DRAM. Это исключает  необходимость наличия множества  стробирующих импульсов. В результате упрощается ввод, т. к. контрольные сигналы адреса данных могут быть сохранены без участия процессора и временных задержек. Подобные преимущества также реализованы и в операциях вывода.

 

2.1.2  EDO

Начиная с 1995 года, в компьютерах  на основе Pentium используется новый тип оперативной памяти – EDO ( Extended Data Out). Это усовершенствованный тип памяти FPM; его иногда называют Hyper Page Mode. Память типа EDO была разработана и запатентована фирмой  Micron Tehnology. Память EDO собирается из специально изготовленных микросхем, которые учитывают перекрытие синхронизации между очередными операциями доступа. 

Не смотря на небольшие  конструктивные различия, и FPM, и EDO RAM делаются по одной и той же технологии, поэтому скорость работы должна быть одна и та же. Действительно, и FPM, и EDO RAM имеют одинаковое время считывания первой ячейки — 60 —70 нс. Однако в EDO RAM применен метод считывания последовательных ячеек. При обращении к EDO RAM активизируется не только первая, но и последующие ячейки в цепочке. Поэтому, имея то же время при обращении к одной ячейке, EDO RAM обращается к следующим ячейкам в цепочке значительно быстрее. Поскольку обращение к последовательно следующим друг за другом областям памяти происходит чаще, чем к ее различным участкам (если отсутствует фрагментация памяти), то выигрыш в суммарной скорости обращения к памяти значителен.

Регистр прозрачен для  данных, когда сигнал CAS находится в рабочем состоянии (низком уровне).

Выходные данные защёлкиваются  подъёмом сигнала CAS и удерживаются.

Стандартное Z-состояние обеспечивается либо снятием сигнала OE (CS), либо одновременным снятием сигналов RAS и CAS, либо сигналом WE, при наличии RAS и CAS.

Наличие выходного буфера позволяет укорачивать цикл CAS и уменьшать время доступа в пределах страницы.

 

Рис 2.1.2.2 2  Диаграмма работы памяти EDO

 

В отличие от стандартного режима снятие сигнала CAS может осуществляться даже раньше, чем появляются действительные данные на выходе, это соответствует:  Т₁ 0.

За счёт защёлкивания данных в выходном регистре и удерживаются до очередного установления сигнала CAS и удерживаются до очередного Т₂. Это позволяет сократить цикл CAS и, соответственно, уменьшить время доступа.

В EDO в страничном режиме быстродействие увеличивается на 40%. В межстраничном режиме время доступа обычное.

Использование памяти EDO, вместо стандартной, может вызывать конфликт, обусловленный тем, что выход в пределах страничного режима не удерживается в Z-состоянии.

Для согласования со стандартным  режимом может использоваться сигнал WE.

В режиме считывания сигнал WE переводит буфер в Z-состояние так же, как сигналы RAS и CAS.

Режим использования  сигнала OE практически не используется.

Рис 2.1.2.2  Диаграмма работы памяти EDO с использованием режима WE

 

Для обеспечения стандартного режима, при смене адреса столбцов временно устанавливается сигнал WE, который переводит выход Data в Z-состояние (стрелка-1).

После снятия сигнала WE выход переходит опять в нормальное состояние, после считывания всей страницы сигналы CAS и RAS снимаются и выходы переходят в Z-состояние (стрелки 2 и 3).

Однако даже для EDO RAM существует предел частоты, на которой она может  работать. Несмотря ни на какие ухищрения, модули SIMM не могут работать на частоте  локальной шины PCI, превышающей 66 МГц.

 

2.1.5  SDRAM

SDRAM (Synchronous Dynamic Random Access Memory) – это  синхронизированная динамическая  память с произвольным порядком  выборки. Одним словом, синхронная динамическая оперативная память. SDRAM состоит из физических ячеек, которые собраны в страницы. Размер страницы может быть от 512 байт до нескольких килобайт. Каждая страница разбита на два банка: в одном банке ячейки с нечетными адресами строк, а в другом – с четными. Каждая ячейка имеет свой адрес, состоящий из номера (адреса) строки и номера (адреса) столбца. Сначала передается номер строки, затем номер столбца. По сути дела, номер – это набор электрических сигналов, которые надо сгенерировать, передать и обработать. На все это необходимо затратить время. В страничном режиме, передав номер строки можно получить доступ к нескольким ячейкам с разными номерами столбцов, то есть, не надо для каждой из них передавать номер строки, достаточно только номера столбца. Экономия времени налицо. Двигаемся дальше, строки можно разделить на четные и нечетные. Получается два банка: один – с четными строками, а другой – с нечетными. В то время, когда происходит обращение к одному банку, в другом происходит выборка адреса или еще что. Опять же экономия времени. Такой режим иногда называют расслоением.

 Для того чтобы увеличить скорость доступа к памяти, разработали пакетный режим (burst) доступа. Принцип состоит  в том, что после установки строки и столбца ячейки, происходит обращение к следующим трем смежным адресам без дополнительных состояний ожидания. Схема пакетного режима будет выглядеть так: x-y-y-y, где х – время выполнения первой операции доступа состоящей из продолжительности цикла и времени ожидания, а y – это число циклов, необходимое для выполнения каждой последующей операции. Например, для SDRAM схема будет выглядеть так: 5-1-1-1.

Рис.2.1.5.1 Временная диаграмма SDRAM

По отдельной линии передается синхронизирующий сигнал, по шине управления передается команда, скажем на считывание. После этого формируется адрес и по шине адреса передается в память. Затем начинается передача информации по шине данных. В этот момент может быть сформирован и передан новый адрес. И так постоянно.

 

Рис.2.1.5.2. Модуль SDRAM на 256Мбайт

Рис.2.1.5.3  Стандартный модуль памяти SDRAM PC100

Выпустив чипсет 440BX с официальной  поддержкой тактовой частоты системной  шины до 100 МГц, Intel сделала оговорку, что модули памяти SDRAM неустойчиво работают на такой скорости. После заявления Intel представила новую спецификацию, описывающую все тонкости, SDRAM PC100.

Данной спецификации отвечают только 8-нс чипы, а 10-нс чипы, по мнению Intel, неспособны устойчиво работать на частоте 100 МГц.

Введение стандарта PC100 в некоторой  степени можно считать рекламной  уловкой, но все известные производители  памяти и системных плат поддержали эту спецификацию, а с появлением следующего поколения памяти переходят  на его производство.

Спецификация PC100 является очень критичной, одно описание с дополнениями занимает больше 70 страниц.

Для комфортной работы с приложениями, требующими высокого быстродействия, разработано следующее поколение  синхронной динамической памяти - SDRAM PC133. Продвижением данного стандарта на рынок занимается уже не Intel, а их главный конкурент на рынке процессоров AMD. Intel же решила поддерживать память от Rambus, мотивируя это тем, что она лучше сочетается с шиной AGP 4x.

133-МГц чипы направлены на  использование с новым семейством микропроцессоров, работающих на частоте системной шины 133 МГц, и полностью совместимы со всеми PC100 продуктами. Такими производителями, как VIA Technologies, Inc., Acer Laboratories Inc. (ALi), OPTi Inc., Silicon Integrated Systems (SiS) и Standard Microsystems Corporation (SMC), разработаны чипсеты, поддерживающие спецификацию PC133.

Глава 4.  Сравнительная характеристика основных типов памяти

С точки зрения пользователя PC главная  характеристика памяти - это скорость или, выражаясь другими словами, ее быстродействие. Казалось, что может быть проще, чем измерять быстродействие? Достаточно подсчитать количество информации, выдаваемой памятью в единицу времени и это будет ошибкой. Ведь, время доступа к памяти непостоянно и в зависимости от ряда обстоятельств варьируется в очень широких пределах. Наибольшая скорость достигается при последовательном чтении, а наименьшая - при чтении в разброс.