Проектирование модуля цифрового устройства

Федеральное агентство по образованию

Вологодский государственный технический университет

 

Кафедра управляющих и вычислительных систем

 

 

Курсовой  проект

«Проектирование модуля цифрового устройства»

 

 

Выполнил: Глебов П. А.

Группа: ЭП-31

Вариант: 5

Проверил: Андреев М. А.

 

 

Вологда

2012

Оглавление

      Введение……………………………………………………………………………………………………….3

1. Проектное задание………………………………………………………………………………….4
2. Синтез логической структуры комбинационного устройства………………..5
3. Реализация схемы формирования входного двоичного кода для разработанного цифрового устройства в виде двоичного счетчика……10
4. Реализация схемы распределения выходного кода комбинационного устройства по двум каналам………………………………………………………………….12
5. Разработка принципиальной электрической схемы на основе базиса ТТЛШ……………………………………………………………………………………………………….13

Заключение………………………………………………………………………………………………….14

Список использованных источников………………………………………………………….15

Приложения………………………………………………………………………………………………..16

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Введение

Целью данной курсовой работы является получение знаний и навыков в области  разработки  и  проектирования  цифровых  электронных устройств. Задача – получить  цифровое  электронное  устройство,  базирующееся  на комбинационном цифровом устройстве.  Функциональные блоки такого рода применяются в абсолютном большинстве цифровых систем, подразумевающих анализ каких-либо параметров.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2. Синтез логической схемы комбинационного  устройства.

По заданной таблице истинности получаем логическое выражение, используя метод карт Карно для минимизации логических выражений, и, параллельно используя  модуль «Logic Converter» пакета  Electronics Workbench, проверим результаты минимизации и построим по ним соответствующие логические схемы.

 

 

 

Метод карт Карно для логических функций:

                     Y0

АВ СD	00	01	11	10
00			1
01	1	1
11	1			1
10		1	1	1

Y0=A’C’D+B’CD+AB’C+ABD’+BCD’

 

                         Y1

АВ СD	00	01	11	10
00	1	1	1	1
01
11	1	1	1	1
10		1		1

 

Y1=C’D’+AB’+CD+A’BD’

 

                        Y2

АВ СD	00	01	11	10
00		1	1	1
01			1	1
11	1		1
10

 

Y2=A’B’CD+BC’D+AC’+ABD

 

 

 

                        Y3

АВ СD	00	01	11	10
00		1	1	1
01	1
11	1		1
10	1		1

 

Y3=A’B’D+A’B’C+BC’D’+AC’D’+ABC

 

                       Y4

АВ СD	00	01	11	10
00				1
01		1	1
11			1
10	1	1	1	1

 

Y4=CD’+AB’D’+BC’D+ABD

 

                       Y5

АВ СD	00	01	11	10
00	1
01				1
11	1	1
10			1

 

Y5=A’CD+A’B’C’D’+AB’C’D+ABCD’

 

                        Y6

АВ СD	00	01	11	10
00		1
01	1		1	1
11	1		1
10	1	1	1	1

 

Y6=CD’+ABD+AC’D+A’B’D+A’BD’

 

Y7

АВ СD	00	01	11	10
00	1	1	1
01	1	1	1
11	1			1
10	1	1		1

 

Y7=A’B’+A’D’+BC’+B’C

 

                                                                                                                                 

 

 

 

 

 

 

Минимизированные  частичные логические функции:

Y0=A’C’D+B’CD+AB’C+ABD’+BCD’

Y1=C’D’+AB’+CD+A’BD’

Y2=A’B’CD+BC’D+AC’+ABD

Y3=A’B’D+A’B’C+BC’D’+AC’D’+ABC

Y4=CD’+AB’D’+BC’D+ABD

Y5=A’CD+A’B’C’D’+AB’C’D+ABCD’

Y6=CD’+ABD+AC’D+A’B’D+A’BD’

Y7=A’B’+A’D’+BC’+B’C

 

 

 

 

 

 

 

 

 

 

 

 

3. Реализация схемы формирования  входного двоичного кода для  разработанного цифрового устройства  в виде двоичного счетчика.

Проектируемое комбинационное устройство рассчитано на обработку данных с четырёх информационных входов: A, B, C  и D. Таким образом, диапазон допустимых входных значений: 0000..1111.  Для формирования входных значений необходимо создать четырёхразрядный счётчик, значения которого будут последовательно увеличиваться (так как вариант чётный => счётчик  суммирующий) на 1 в допустимом диапазоне (определяется 4-х разрядностью счётчика). Чтобы счётчик периодически изменял своё значение необходимо  связать его с генератором тактовой частоты, который будет синхронизировать работу всего устройства.

Генератор  синхроимпульсов. Выберем в качестве генератора синхроимпульсов устройства генератор, схема которого указана ниже (рис 3.1). Частота генерации импульсов задается кварцевым  резонатором. Данный генератор обеспечивает большую точность  автоколебаний по сравнению с многими другими простыми схемами,  где расчетная частота является только приблизительной.

                                                    Рис.3.1

 Заданная частота синхронизации устройства f=24 МГц (по  номер у варианта). Величины сопротивлений в цепях обратных связей инверторов DD1.1 и DD1.2: R1=R2=510 Ом. Емкость конденсатора С1: С1=12 пФ.

Счётчик. Выберем в качестве счётчика интегральную микросхему КР1533ИЕ7. Она представляет собой четырёхразрядный реверсивный счётчик синхронного типа.

5- вход «суммирование»;

4- вход «вычитание»;

11- вход синхронизации

15, 1, 10, 9- информационные входы

14- вход «сброс»;

3, 2, 6, 7- информационные выходы

12- выход переполнения;

13- выход обнуления;

8- общий;

                         Рис.3.2  Счетчик                             16- питание +5В;

 

 

 

 

 

 

 

 

4. Реализация схемы распределения выходного кода комбинационного устройства по двум каналам.

Для реализации распределения выходного сигнала комбинационного устройства по двум каналам нам понадобится два восьмиразрядных параллельных регистра и устройство распределения синхроимпульсов для этих регистров. На один из регистров синхроимпульс будет подаваться в случае чётного значения счётчика, на другой – в случае нечётного.

Регистр. Выберем для устройства регистр серии 1533. Воспользуемся микросхемой КР1533ИР22.  Микросхема представляет собой 8-разрядныйпараллельный регистр на D-триггерах  с общим входом сброса и  входом разрешения записи.

11- вход синхронизации;                                                  3, 4, 7, 8, 13, 14, 17, 18- информационные                              входы;

1-Вход  разрешения записи;

2, 5, 6, 9, 12, 15, 16, 19-информационные выходы;

20-питание +5В;

10-общий.

 
             Рис. 4.1 Регистр

Распределитель синхроимпульсов. Распределитель синхроимпульсов –  это,  по  сути,  комбинационное  устройство. Нам  необходимо подавать синхроимпульс на первый регистр только при нечётном значении счётчика, а на второй только при чётном. Входными переменными этого устройства являются два сигнала: сигнал от генератора тактовой частоты и сигнал с выхода счётчика Q0, определяющий

чётность-нечётность значения счётчика (0-чётное, 1-нечётное). Таким образом, логические  выражения для выходов распределителя будут следующими: F1=F·Q0 F2=F·Q0’

Рис. 4.2 Распределитель синхроимпульсов

 

5. Разработка принципиальной электрической схемы на основе базиса ТТЛШ.

На этом этапе соберем схему  всего устройства воедино. Структурная  схема устройства приведена на рисунке 5.1.

Рис. 5.1 Структурная  схема устройства

 

 

Используем в устройстве логику ТТЛШ серии 1533 отечественного производства. Её преимуществом является доступность и более высокое быстродействие в сравнении с ТТЛ логикой. Так как максимальное быстродействие ТТЛШ серии 1533 – 70 МГц, а заданная частота синхронизации 5 МГц то для данного устройства, при использовании серии 1533 частота не является критичной. Для выбора конкретной логики, воспользуемся справочником. Схема электрическая принципиальная и перечень элементов находятся в приложении 1.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Заключение

Таким образом, мы получили цифровой автомат, способный преобразовывать двоичный код в комбинационный код, и, анализируя характера входного кода, направлять этот код по одному из двух имеющихся информационных каналов. Также мы получили знания и навыки в области разработки и проектирования цифровых электронных устройств.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Список использованных источников

1. Опадчий Ю.Ф., Глудкин О.П., Гуров А.И. Аналоговая и цифровая электроника (полный курс): Учебник для вузов. Под ред. О.П. Глудкина. – М.: Горячая линия–Телеком, 2003. – 768с.: ил.