Автор работы: Пользователь скрыл имя, 31 Октября 2013 в 17:45, курсовая работа
Логический автомат – это устройство, автоматически выполняющее некоторые функции, для задания которых используется аппарат алгебры логики. Процесс проектирования логических автоматов выполняется в несколько этапов и носит итерационный характер. На этапе системного проектирование по заданным требованиям составляется алгоритм функционирования устройства и разрабатывается состав блоков, структура их соединений и общий алгоритм функционирования каждого блока. С учетом учебной направленности курсового проектирования будет рассматриваться только аппаратный способ реализации алгоритмов, а структурная схема будет использоваться в готовом виде (рис. 1).
ВВЕДЕНИЕ …………………………………………...……………………...……………………. 3
ИСХОДНЫЕ ДАННЫЕ ДЛЯ РАСЧЕТА ……………...……………………………………...…. 4
1 Синтез автомата на элементах малой степени интеграции …………………………....…...… 5
2 Синтез автомата на мультиплексорах ...…………...…………………………………...…..… 10
2.1 Разработка схемы индикации на мультиплексорах …….……...…..…...………….... 10
2.2 Выбор адресных переменных для мультиплексоров …………………...…...………. 11
2.3 Выбор информационных переменных для мультиплексоров ……...………………. 15
2.4 Расчет токоограничительного резистора ………………………………………....….. 19
2.5 Моделирование схемы индикации в программном комплексе Multisim 10.1………21
3 Синтез автомата на программируемых логических устройствах ………………...….......…. 22
3.1 Управляющий генератор на мультиплексоре (замкнутая система) …….……….…. 22
3.2 Управляющий генератор при программном режиме (разомкнутая система) .…...... 23
3.3 Автомат состояния на ПЛМ …………………………………...…………….………... 24
4 Электрический расчет блока питания ……………………………………………..………..... 28
4.1 Расчет источника питания на микросхеме КР142ЕН5А……………………….……..28
4.2 Расчет потребляемой нагрузки всех составных частей ЦЛУ…………………..…….28
4.3 Расчет параметров трансформатора……………………………………………...…….29
4.4 Выбор диодов………………………………………………………………………...….29
4.5 Параметры фильтра……………………………………………………………………..30
4.6 Проверка рассчитанного блока питания моделированием…………………...………31
5 Электрический расчет тактового генератора…………………………………………….…….32
5.1 Расчет тактового генератора на микросхеме КР1006ВИ1......................................…..32
5.2 Проверка рассчитанного тактового генератора моделированием…………...………33
6 Компоновка печатной платы КСУ…………………………………………….………………..35
Приложение А.…………………………………………………………………………………......37
Приложение Б…………………………………………………………………………………...…38
Список использованных источников ……
В зависимости от комбинации входных переменных ABCD ППЗУ DD1 вырабатывает выходные переменные D8D4D2D1. Двоичный код D8D4D2D1 – относительное время такта УГ. Минимальное реальное время такта задается генератором тактовых импульсов G.
3.3 Автомат состояния на ПЛМ
Зависимость сигналов B4, B3, B2, B1 (текущее состояние АС) от A, B, C, D (предыдущее состояние АС) и X1, X2 (задают режим работы АС) приведена в табл. 8. Схема автомата состояний представлена на рис. 34.
Таблица 8. Таблица истинности для ПЛМ
A |
B |
C |
D |
X2 |
X1 |
B1 |
B2 |
B3 |
B4 |
A |
B |
C |
D |
X2 |
X1 |
B1 |
B2 |
B3 |
B4 | |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 | |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 | |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 | |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 | |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 | |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 | |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 | |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 | |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 | |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 | |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 | |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 | |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 | |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 | |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
1 | |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 | |
A |
B |
C |
D |
X2 |
X1 |
B1 |
B2 |
B3 |
B4 |
A |
B |
C |
D |
X2 |
X1 |
B1 |
B2 |
B3 |
B4 | |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
1 | |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 | |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 | |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 | |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 | |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 | |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 | |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 | |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 | |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 | |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 | |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 | |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 | |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
0 | |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 | |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
Рис. 34. Логическая схема АС на ПЛМ
Произведем минимизацию
Рис. 35. Минимизирующие карты АС на ПЛМ
Записывая уравнения по каждой из восьми карт, получим:
Исходя из полученных уравнений составим таблицу для прошивки ПЛМ (табл. 9).
Таблица 9. Таблица прошивки ПЛМ
№ |
Входы ПЛМ |
Выходы ПЛМ | ||||||||||||||||
15 |
… |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 | |
Входные переменные |
Выходные функции | |||||||||||||||||
A |
B |
C |
D |
X2 |
X1 |
B4 |
B3 |
B2 |
B1 |
|||||||||
1 |
X |
X |
X |
X |
Н |
Н |
Н |
Н |
Н |
В |
- |
- |
- |
- |
- |
- |
A |
- |
2 |
X |
X |
X |
X |
Н |
В |
В |
В |
Н |
Н |
- |
- |
- |
- |
- |
- |
A |
- |
3 |
X |
X |
X |
X |
В |
Н |
Х |
Х |
Н |
Н |
- |
- |
- |
- |
- |
- |
A |
- |
4 |
X |
X |
X |
X |
В |
Н |
Х |
В |
Н |
Х |
- |
- |
- |
- |
- |
- |
A |
- |
5 |
X |
X |
X |
X |
В |
Х |
В |
Н |
Н |
Х |
- |
- |
- |
- |
- |
- |
A |
- |
6 |
X |
X |
X |
X |
В |
В |
Н |
Х |
Н |
Х |
- |
- |
- |
- |
- |
- |
A |
- |
7 |
X |
X |
X |
X |
В |
Х |
В |
Х |
Н |
В |
- |
- |
- |
- |
- |
- |
A |
- |
8 |
X |
X |
X |
X |
Н |
Н |
Н |
Х |
В |
Н |
- |
- |
- |
- |
- |
- |
A |
- |
9 |
X |
X |
X |
X |
Н |
Х |
В |
Н |
В |
Н |
- |
- |
- |
- |
- |
- |
A |
- |
10 |
X |
X |
X |
X |
Х |
Н |
Н |
В |
В |
Н |
- |
- |
- |
- |
- |
- |
A |
- |
11 |
X |
X |
X |
X |
Х |
Н |
В |
Н |
В |
Н |
- |
- |
- |
- |
- |
- |
А |
- |
12 |
X |
X |
X |
X |
В |
В |
Н |
Н |
В |
Х |
- |
- |
- |
- |
- |
- |
А |
- |
13 |
X |
X |
X |
X |
В |
В |
В |
В |
В |
Х |
- |
- |
- |
- |
- |
- |
А |
- |
14 |
X |
X |
X |
X |
Х |
В |
Х |
Х |
В |
В |
- |
- |
- |
- |
- |
- |
А |
- |
15 |
X |
X |
X |
X |
Х |
Н |
В |
В |
Н |
Н |
- |
- |
- |
- |
- |
A |
- |
- |
16 |
X |
X |
X |
X |
Х |
Н |
Н |
Н |
Н |
В |
- |
- |
- |
- |
- |
A |
- |
- |
17 |
X |
X |
X |
X |
Х |
В |
Н |
Х |
Н |
Н |
- |
- |
- |
- |
- |
A |
- |
- |
18 |
X |
X |
X |
X |
Х |
В |
В |
Н |
Н |
Х |
- |
- |
- |
- |
- |
A |
- |
- |
19 |
X |
X |
X |
X |
Х |
В |
Х |
В |
Н |
В |
- |
- |
- |
- |
- |
А |
- |
- |
20 |
X |
X |
X |
X |
Н |
Н |
Н |
Х |
В |
Н |
- |
- |
- |
- |
- |
А |
- |
- |
21 |
X |
X |
X |
X |
Х |
Н |
Х |
В |
В |
Н |
- |
- |
- |
- |
- |
А |
- |
- |
22 |
X |
X |
X |
X |
Х |
Х |
Н |
В |
В |
Н |
- |
- |
- |
- |
- |
А |
- |
- |
23 |
X |
X |
X |
X |
Х |
Х |
В |
Х |
В |
В |
- |
- |
- |
- |
- |
А |
- |
- |
24 |
X |
X |
X |
X |
Х |
Х |
Н |
В |
Н |
Н |
- |
- |
- |
- |
A |
- |
- |
- |
25 |
X |
X |
X |
X |
Х |
Х |
В |
Н |
Н |
Н |
- |
- |
- |
- |
А |
- |
- |
- |
26 |
X |
X |
X |
X |
Х |
Х |
Н |
Н |
Н |
В |
- |
- |
- |
- |
А |
- |
- |
- |
27 |
X |
X |
X |
X |
Х |
Х |
В |
В |
Н |
В |
- |
- |
- |
- |
А |
- |
- |
- |
28 |
X |
X |
X |
X |
Н |
Н |
Н |
Х |
В |
Н |
- |
- |
- |
- |
А |
- |
- |
- |
29 |
X |
X |
X |
X |
Н |
Н |
Х |
Н |
В |
Н |
- |
- |
- |
- |
А |
- |
- |
- |
30 |
X |
X |
X |
X |
Х |
Н |
Н |
Н |
В |
Н |
- |
- |
- |
- |
А |
- |
- |
- |
31 |
X |
X |
X |
X |
В |
Н |
В |
В |
В |
Х |
- |
- |
- |
- |
А |
- |
- |
- |
32 |
X |
X |
X |
X |
В |
В |
Н |
В |
В |
Х |
- |
- |
- |
- |
А |
- |
- |
- |
33 |
X |
X |
X |
X |
Х |
В |
В |
Н |
В |
Н |
- |
- |
- |
- |
А |
- |
- |
- |
34 |
X |
X |
X |
X |
Х |
Х |
Х |
В |
В |
В |
- |
- |
- |
- |
А |
- |
- |
- |
35 |
X |
<span class="dash041e_0431_044b_ | ||||||||||||||||
Информация о работе Расчет электронного логического автомата