Синтез системы автоматического управления синхронно-шаговым двигателем

Печатная плата устройства приведена  ниже:

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 4.1.6. Печатная плата устройства.

 

4.2. Синтез реверсивного преобразователя с разночастотными генераторами.

 

 

 

Изм.

Лист

№ докум.

Подпись

Дата

Лист

9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Принципиальная  схема разночастотного реверсора:

 

 

 

 

 

 

 

 

Изм.

Лист

№ докум.

Подпись

Дата

Лист

10

 

 

 

 

 

 

 

 

 

Рис. 4.2.1. Разночастотный реверсор

Циклограмма:

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 4.2.2. Циклограмма работы разночастотного реверсора

На диаграмме строки №Цепи 3-4-5 пИзм.

Лист

№ докум.

Подпись

Дата

Лист

11

оказывают сигналы в цепях на рисунке 4.2.1. Схема работает следующим образом. Если сигнал ВПЕРЕД=1, а НАЗАД=0, то на выходе DD2В будет 1, следовательно, на выходе DD3А будет лог.0, а на выходе DD2D будет лог.1, т.о. на коммутатор будут поступать инвертированные сигналы с входа 8 DD2С. А так как ВПЕРЕД=1, то через DD2А инвертированные сигналы НЧГ будут поступать на вход 8 DD2С, т.е. на коммутатор будут проходить неинвертированные импульсы НЧГ.

Если  же ВПЕРЕД=0, НАЗАД=1, то на входе 8 DD2С  будет 1, и на коммутатор будут проходить  импульсы с входа 9 DD2С. Рассмотрим, как  они формируются. Т.к. НАЗАД=1, то на выход DD3А будут проходить импульсы ВЧГ. В начальный момент счетчик  сброшен, и на вход 5 DD4А поступает  лог.1. Когда появится длительный импульс  лог.1 с НЧГ он поступит на вход 3 DD4А, а на вход R счетчика поступит, соответственно, лог.0, тем самым, разрешая счет. Получили, что импульсы с ВЧГ могут проходить на вход С счетчика. После первого импульса на выходе Q0 счетчика установится лог.1, и на входе 13 DD2D установится лог.1, т.е. следующий импульс ВЧГ, дважды проинвертировавшись через элементы DD2D и DD2С, пройдет на коммутатор. После второго импульса на выходе Q1 счетчика установится лог.1, т.е. и третий импульс сможет пройти на коммутатор, и т.д. После четвертого же импульса на выходе 10 DD3С появится лог.0, который запретит прохождение импульсов ВЧГ на тактовый вход счетчика. На выходах Q0 и Q1 будут лог.0, на входе 13 DD2D будет лог.0, т.е. на входах 8 и 9 будут лог.1, и на коммутатор будет поступать лог.0. Получается, что на коммутатор пройдут только три импульса с ВЧГ, при этом будут переключаться обмотки ШД, но двигатель не будет успевать тронуться. После третьего импульса обмотки окажутся включенными на длительное время, двигатель повернется в обратном направлении. Когда с НЧГ придет лог.0 счетчик сбросится и схема придет в исходное состояние.

 

 

 

 

 

 

 

 

 

 

5. Синтез схемы СУ СШД с  искусственным дроблением шага.

      Для корректировкиИзм.

Лист

№ докум.

Подпись

Дата

Лист

12

  равномерности движения, получения  сверхнизких частот, точного позиционирования  СШД используется метод дробления  шага, т.е. переход с одного  шага вращения на другой, меньшего  значения.

При искусственном дроблении шага ступенчато изменяется величина тока в фазах. Принцип реализации такого метода показан ниже.

Рис. 5.1. Диаграмма работы СШД при искусственном дроблении шага

 

Как мы видим на каждую обмотку  подается одинаковая пачка импульсов (лестница), поэтому было решено схему  СУ разделить на две составные  части: первая будет формировать  пачки импульсов на каждой обмотке; а вторая часть будет запускать  «формирователи» в определенной последовательности, таким образом получим последовательность импульсов изображенную на циклограмме. Кроме того, разработаем ключи на транзисторах, которые будут подавать соответствующие напряжения на обмотки СШД.

Ключи на транзисторах изображены на рисунке  ниже:

 

 

 

 

 

 

 

Рис. 5.2. Силовые ключи на транзисторах

Транзисторы VT1 – VT5 используются в  ключевом режиме, чего добиваются подачей  на базу напряжения, которое создает  ток базы, при котором транзистор входит  в зону насыщения. Транзистор VT 6 является силовым и подает напряжение на обмотку в зависимости от тока базы, резистор R5 подает напряжение смещения на транзистор VT6, при этом смещении транзистор находится в начале линейного  участка характеристики, а напряжение, подаваемое на катушку L, создает ток  меньше I_тр – тока трогания. R1=0,7R; R2=0,4R; R3=0,2R; R4=0,05R (где R – это сопротивление при котором ток базы создает ток эмиттер – коллектор меньше тока трогания).

При отключении данного ключа, транзистор VT1 закрывается и питание на транзистор VT6 не подается, на него лишь действует  напряжение смещения, которое не может  создать ток трогания. При подаче нуля на транзистор VT2 (и наличии на остальных транзисторах в цепи базы VT7 логические единицы, далее это условие не оговаривается, но оно существует) резистор R1 включен в цепь питания базы VT6, а т.к. R1 = 0,7R то ток через катушку будет равен 0,3 I_max – тока максимального, таким образом при соответственном включении R2,R3,R4 получаем ток через катушку 0,6;0,8;0,95 от I_max – тока максимального, а при подаче единиц на базы всех транзисторов они зашунтируют все резисторы, и ток через катушку будет максимальным. Таким образом, схема для выдачи «пачки импульсов» должна работать по алгоритму, записанному в таблице 5.1.

Таблица 5.1

№ импульса	Выход счетчика			Напряжение на базах упр. транз.					Результат
	4	2	1	VT1	VT2	VT3	VT4	VT5
0	0	0	0	0	1	1	1	1	Нет питания на катушке*
1	0	0	1	1	0	1	1	1	Включен R1
2	0	1	0	1	1	0	1	1	Включен R2
3	0	1	1	1	1	1	0	1	Включен R3
4	1	0	0	1	1	1	1	0	Включен R4
5	1	0	1	1	1	1	1	1	Максимальный ток через катушку; начало обр. счета

Прим: ^* «нет питания» – подразумевается питание на катушке создающее ток меньше тока трогания.

На  основании полученного алгоритма  разработаем следующую схему  формирователя «пачки импульсов».

Изм.

Лист

№ докум.

Подпись

Дата

Лист

13

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 5.3. Схема формирователь «пачки импульсов»

 

Основу данной схемы составляет реверсивный счетчик DD2, который  работает по следующему принципу: при  подаче высокого уровня на вход +1, счетчик производить сложение последовательности импульсов, подаваемых на тактовый вход «С» с числом, записанным в счетчике. При подаче низкого уровня на вход +1 счетчик производит вычитание из числа, записанного в счетчике, последовательности импульсов, подаваемых на тактовый вход «С».

Запись числа во все триггеры происходит параллельно через входы  «D» с поступлением на вход «Е» уровня «Н»

Установление всех разрядов счетчика в нулевое состояние производится путем подачи на вход «R» высокого уровня, причем вход «R» имеет абсолютный приоритет по отношению к любому другому входу. Переключение триггеров в счетчике происходит по положительному фронту.

Для обработки чисел с большой  разрядностью предусмотрена возможность  увеличения разрядности счетчика путем  последовательного подключения  нескольких счетчиков с помощью  выводов «Р0» и «Р» (вход и выход переноса).

Работает же схема следующим  образом: при включении схемы  подается сигнал «Reset», который через инвертор DD1:A поступает на вход R счетчика DD2, а на вход C начинают поступать импульсы, которые подаются непосредственно на вход C счетчика DD2, который срабатывает по переднему фронту. На элементах DD4:A, DD4:B реализуется схема реверса счета, которая включает триггер DD3:A при комбинации сигналов на выходе счетчика 101 (в двоичной системе счета =5), а при подаче логического нуля на  вход счетчика +1, он начинает отнимать единицу,  а при комбинации на выходе счетчика 000 ( в двоичной системе, эта комбинация соответствует началу счета) триггер DD3:A устанавливается в 1 чем обеспечивается счет вперед. На логических элементах DD4:C, DD5:A, DD5:B, DD5:C реализуется комбинационная схема, которая выдает в логический ноль на базу соответствующего транзистора (см. таблицу№5.1). Таких схем в нашей СУ будет четыре (по количеству фаз – одна схема на одну фазу).

 

 

 

 

 

 

 

 

 

 

 

 

 

Изм.

Лист

№ докум.

Подпись

Дата

Лист

14

 

Рис. 5.4. Печатная плата формирователя «пачки импульсов»

 

Далее необходимо разработать схему, которая бы включала и выключала  соответствующие формирователи  «пачек импульсов» в соответствующее  время. Принципиальная схема приведена  ниже:

 

 

На схему 5.3

 

 

 

 

 

 

 

 

 

 

 

 

РИзм.

Лист

№ докум.

Подпись

Дата

Лист

15

ис. 5. 5. Схема блока включения формирователей «пачки импульсов»

 

Схема состоит из генератора импульсов, за ним стоит счетчик DD3, а так как он четырехразрядный, а нам нужен пяти, то перед ним стоит триггер DD2:A, который используется в качестве делителя входной частоты на два, в результате мы получаем пятиразрядный счетчик. Для них необходимо организовать общую линию сброса, но так как у них на сбросе используется разная логика (у триггера отрицательная, а у счетчика положительная), то необходимо ее согласовать, что достигается с помощью инвертора DD1:F. Далее по циклограмме можно составить следующую логику работы комбинационной схемы на DD5-DD9, DD2:B, DD11:A, DD11:B, DD12:A, которая приведена в таблице ниже:

 

 

Таблица №5.2 

№ импульса	Выходы счетчика на DD3.1, DD 6					Действие	Элемент
	16	8	4	2	1
1	0	0	0	0	1	Включение форм. 1 обмотки	DD8
10	0	1	0	1	0	Выключение форм. 1 обмотки	DD9	+
15	0	1	1	1	1	Включение форм. 2 обмотки	DD10	*
5	0	0	1	0	1	Выключение форм. 2 обмотки	DD11	/
5	0	0	1	0	1	Включение форм. 3 обмотки		/
15	0	1	1	1	1	Выключение форм. 3 обмотки		*
10	0	1	0	1	0	Включение форм. 4 обмотки		+
20	1	0	1	0	0	Выключение форм. 4 обмотки; сброс  счетчика	DD7