Вентиль представляет собой
логический элемент, который принимает
одни двоичные значения и выдает другие
в зависимости от своей реализации. Так,
например, есть вентили, реализующие логическое
умножение (конъюнкцию), сложение (дизъюнкцию)
и отрицание.
Триггеры и сумматоры – это
относительно сложные устройства, состоящие
из более простых элементов – вентилей.
Триггер способен хранить один
двоичный разряд, за счет того, что может
находиться в двух устойчивых состояниях.
В основном триггеры используется в регистрах
процессора.
Сумматоры широко используются
в арифметико-логических устройствах
(АЛУ) процессора и выполняют суммирование
двоичных разрядов.
Логические элементы. Физические
элементы, используемые для конструирования
логических.
Вентили
В основе построения компьютеров,
а точнее аппаратного обеспечения, лежат
так называемые вентили. Они представляют
собой достаточно простые элементы, которые
можно комбинировать между собой, создавая
тем самым различные схемы. Одни схемы
подходят для осуществления арифметических
операций, а на основе других строят различную память
ЭВМ.
Вентель - это устройство, которое
выдает результат булевой операции от
введенных в него данных (сигналов).
Простейший вентиль представляет
собой транзисторный инвертор, который
преобразует низкое напряжение в высокое
или наоборот (высокое в низкое). Это можно
представить как преобразование логического
нуля в логическую единицу или наоборот.
Т.е. получаем вентиль НЕ.
Соединив пару транзисторов
различным способом, получают вентили ИЛИ-НЕ и И-НЕ.
Эти вентили принимают уже не один, а два
и более входных сигнала. Выходной сигнал
всегда один и зависит (выдает высокое
или низкое напряжение) от входных сигналов.
В случае вентиля ИЛИ-НЕ получить высокое
напряжение (логическую единицу) можно
только при условии низкого напряжении
на всех входах. В случае вентиля И-НЕ все
наоборот: логическая единица получается,
если все входные сигналы будут нулевыми.
Как видно, это обратно таким привычным
логическим операциям как И и ИЛИ. Однако
обычно используются вентили И-НЕ и ИЛИ-НЕ,
т.к. их реализация проще: И-НЕ и ИЛИ-НЕ
реализуются двумя транзисторами, тогда
как логические И и ИЛИ тремя.
Выходной сигнал вентиля можно
выражать как функцию от входных.
Транзистору требуется очень
мало времени для переключения из одного
состояния в другое (время переключения
оценивается в наносекундах). И в этом
одно из существенных преимуществ схем,
построенных на их основе.
Сумматор и полусумматор
Арифметико-логическое устройство
процессора (АЛУ) обязательно содержит
в своем составе такие элементы как сумматоры.
Эти схемы позволяют складывать двоичные
числа.
Как происходит сложение? Допустим,
требуется сложить двоичные числа 1001 и
0011. Сначала складываем младшие разряды
(последние цифры): 1+1=10. Т.е. в младшем разряде
будет 0, а единица – это перенос в старший
разряд. Далее: 0 + 1 + 1(от переноса) = 10, т.е.
в данном разряде снова запишется 0, а единица
уйдет в старший разряд. На третьем шаге:
0 + 0 + 1(от переноса) = 1. В итоге сумма равна
1100.
Полусумматор
Теперь не будем обращать внимание
на перенос из предыдущего разряда и рассмотрим
только, как формируется сумма текущего
разряда. Если были даны две единицы или
два нуля, то сумма текущего разряда равна
0. Если одно из двух слагаемых равно единице,
то сумма равна единицы. Получить такие
результаты можно при использовании вентиля
ИСКЛЮЧАЮЩЕГО ИЛИ.
Перенос единицы в следующий
разряд происходит, если два слагаемых
равны единице. И это реализуемо вентилем
И.
Тогда сложение в пределах одного
разряда (без учета возможной пришедшей
единицы из младшего разряда) можно реализовать
изображенной ниже схемой, которая называется
полусумматором. У полусумматора два входа
(для слагаемых) и два выхода (для суммы
и переноса). На схеме изображен полусумматор,
состоящий из вентилей ИСКЛЮЧАЮЩЕЕ ИЛИ
и И.
Сумматор
В отличие от полусумматора сумматор учитывает
перенос из предыдущего разряда, поэтому
имеет не два, а три входа.
Чтобы учесть перенос приходится
схему усложнять. По-сути она получается,
состоящей из двух полусумматоров.
Рассмотрим один из случаев.
Требуется сложить 0 и 1, а также 1 из переноса.
Сначала определяем сумму текущего разряда.
Судя по левой схеме ИСКЛЮЧАЮЩЕЕ ИЛИ, куда
входят a и b, на выходе получаем единицу.
В следующее ИСКЛЮЧАЮЩЕЕ ИЛИ уже входят
две единицы. Следовательно, сумма будет
равна 0.
Теперь смотрим, что происходит
с переносом. В один вентиль И входят 0
и 1 (a и b). Получаем 0. Во второй вентиль
(правее) заходят две единицы, что дает
1. Проход через вентиль ИЛИ нуля от первого
И и единицы от второго И дает нам 1.
Проверим работу схемы простым
сложением 0 + 1 + 1 = 10. Т.е. 0 остается в текущем
разряде, и единица переходит в старший.
Следовательно, логическая схема работает
верно.
Работу данной схемы при всех
возможных входных значениях можно описать
следующей таблицей истинности.
2.6.Использование логических
функций для создания запоминающего элемента
(триггера).
Память (устройство, предназначенное
для хранения данных и команд) является
важной частью компьютера. Можно сказать,
что она его и определяет: если вычислительное
устройство не имеет памяти, то оно уже
не компьютер.
Элементарной единицей компьютерной
памяти является бит. Поэтому требуется
устройство, способное находиться в двух
состояниях, т.е. хранить единицу или ноль.
Также это устройство должно уметь быстро
переключаться из одного состояния в другое
под внешним воздействием, что дает возможность
изменять информацию. Ну и наконец, устройство
должно позволять определять его состояние,
т.е. предоставлять во вне информацию о
своем состоянии.
Устройством, способным запоминать,
хранить и позволяющим считывать информацию,
является триггер. Он был изобретен в начале
XX века Бонч-Бруевичем.
Разнообразие триггеров весьма
велико. Наиболее простой из них так называемый RS-триггер,
который собирается из двух вентилей.
Обычно используют вентили ИЛИ-НЕ или
И-НЕ.
RS-триггер на вентилях
ИЛИ-НЕ
RS-триггер «запоминает»,
на какой его вход подавался сигнал,
соответствующий единице, в последний
раз. Если сигнал был подан на S-вход, то
триггер на выходе постоянно «сообщает»,
что хранит единицу. Если сигнал, соответствующий
единице, подан на R-вход, то триггер на
выходе имеет 0. Не смотря на то, что триггер
имеет два выхода, имеется в виду выход
Q. (Q с чертой всегда имеет противоположное
Q значение.)
Другими словами, вход S (set) отвечает
за установку триггера в 1, а вход R (reset)
– за установку триггера в 0. Установка
производится сигналом, с высоким напряжением
(соответствует единице). Просто все зависит
от того, на какой вход он подается.
Большую часть времени на входы
подается сигнал равный 0 (низкое напряжение).
При этом триггер сохраняет свое прежнее
состояние.
Возможны следующие ситуации:
Q = 1, сигнал подан на S, следовательно, Q не меняется.
Q = 0, сигнал подан на S, следовательно, Q = 1.
Q = 1, сигнал подан на R, следовательно, Q = 0.
Q = 0, сигнал подан на R, следовательно, Q не меняется.
Ситуация, при которой на оба
входа подаются единичные сигналы, недопустима.
Как триггер сохраняет состояние?
Допустим, триггер выдает на выходе Q логический
0. Тогда судя по схеме, этот 0 возвращается
также и в верхний вентиль, где инвертируется
(получается 1) и уже в этом виде передается
нижнему вентилю. Тот в свою очередь снова
инвертирует сигнал (получается 0), который
и имеется на выходе Q. Состояние триггера
сохраняется, он хранит 0.
Теперь, допустим, был подан
единичный сигнал на вход S. Теперь в верхний
вентиль входят два сигнала: 1 от S и 0 от
Q. Поскольку вентиль вида ИЛИ-НЕ, то на
выходе из него получается 0. Ноль идет
на нижний вентиль, там инвертируется
(получается 1). Сигнал на выходе Q становится
соответствующим 1.
Практическое значение алгебры
логики
Двоичный полусумматор способен
осуществлять операцию двоичного сложения
двух одноразрядных двоичных чисел (т.е.
выполнять правила двоичной арифметики):
0 + 0 = 0; 0 + 1 = 1; 1 + 0 = 1; 1 + 1 = 0.
При этом полусумматор выделяет
бит переноса. Однако схема полусумматора
не содержит третьего входа, на который
можно подавать сигнал переноса от предыдущего
разряда суммы двоичных чисел. Поэтому
полусумматор используется только в младшем
разряде логической схемы суммирования
многоразрядных двоичных чисел, где не
может быть сигнала переноса от предыдущего
двоичного разряда. Полный двоичный сумматор
складывает два многоразрядных двоичных
числа с учетом сигналов переноса от сложения
в предыдущих двоичных разрядах.
Соединяя двоичные сумматоры
в каскад, можно получить логическую схему
сумматора для двоичных чисел с любым
числом разрядов. С некоторыми изменениями
эти логические схемы применяются для
вычитания, умножения и деления двоичных
чисел. С их помощью построены арифметические
устройства современных компьютеров.
Сумматоры и полусумматоры
являются однотактными логическими схемами.
Значения их выходов однозначно определяется
значениями их входов. Фактор времени
в них отсутствует. Наряду с ними существуют
многотактные логические схемы, в которых
значения их выходов определяются не только
значениями их входов, но и их состоянием
в предыдущем такте. Фактор времени и определяется
такими тактами. К таким логическим схемам
относятся схемы памяти (триггеры). Они
строятся с помощью обратной связи с выхода
на вход.
В триггерах с помощью обратной
связи образуется замкнутая цепь с выхода
на вход для запоминания входного сигнала.
Эта цепь сохраняется после снятия входного
сигнала неограниченное время, вплоть
до появления сигнала стирания.
Такая схема памяти имеет еще
и другое название – триггер с раздельными
входами. В такой схеме есть вход для запоминания
(S) и стирания (R). Широко используется в
вычислительной технике и триггер со счетным
входом. Он имеет только один вход и один
выход. Такая схема осуществляет деление
на 2, т.е. состояние ее выхода изменяется
только после подачи подряд двух входных
импульсов. Соединяя триггеры со счетным
выходом в последовательный каскад, можно
осуществлять деление на 2, 4, 8, 16, 32, 64 и
т.д.
Схема оперативной памяти играет
важную роль при построении систем управления
машинами повышенной опасности, такими,
например, как производственные прессы.
Чтобы обезопасить руки оператора, такие
машины строят с системами двуручного
управления. Подобные системы заставляют
оператора держать обе руки на кнопках
управления во время каждого рабочего
цикла машины. Это исключает попадание
рук в опасную зону, где происходит прессование
детали.
Входные и выходные сигналы
электромагнитных реле, подобно высказываниям
в булевой алгебре, также принимают только
два значения. Когда обмотка обесточена,
входной сигнал равен нулю, а если по обмотке
протекает ток, входной сигнал равен единице.
Когда контакт реле разомкнут, выходной
сигнал равен нулю, а если контакт замкнут,
выходной сигнал равен единице.
Именно это сходство между высказываниями
в булевой алгебре и поведением электромагнитных
реле заметил физик П. Эренфест. Еще в 1910
г. он предложил использовать булеву алгебру
для описания работы релейных схем в телефонных
системах. По другой версии идея использования
булевой алгебры для описания электрических
переключательных схем принадлежит Ч.
Пирсу. В 1936 г. основатель современной
теории информации К. Шеннон объединил
двоичную систему счисления, математическую
логику и электрические цепи.
Связи между электромагнитными
реле в схемах удобно обозначать с помощью
логических операций НЕ, И, ИЛИ, повторения
(ДА) и т.д. Например, последовательное
соединение контактов реле реализует
логическую операцию И, а параллельное
соединение этих контактов – логическую
операцию ИЛИ. Аналогично выполняются
операции И, ИЛИ, НЕ в электронных схемах,
где роль реле, замыкающих и размыкающих
электрические цепи, выполняют бесконтактные
полупроводниковые элементы – транзисторы,
созданные в 1947-1948 гг. Дж. Бардином, У. Шокли
и У. Браттейном.
В современных компьютерах
микроскопические транзисторы в кристалле
интегральной схемы сгруппированы в системы
вентилей, выполняющих логические операции
над двоичными числами. Так, с их помощью
построены описанные выше двоичные сумматоры,
позволяющие складывать многоразрядные
двоичные числа, производить вычитание,
умножение, деление и сравнение чисел
между собой. Логические вентили, действуя
по определенным правилам, управляют движением
данных и выполнением инструкций в компьютере.
2.7.Основные элементы АВМ и ЦВМ
В зависимости от вида перерабатываемой
информации вычислительные машины подразделяют
на два основных класса: аналоговые и цифровые.
Аналоговый
компьютер – это вычислительная машина, оперирующая
информацией, представленной в виде непрерывных
изменений некоторых физических величин.
При этом в качестве физических переменных
выступают сила тока электрической цепи,
угол поворота вала, скорость и ускорение
движения тела и т.п. Используя тот факт,
что многие явления в природе математически
описываются одними и теми же уравнениями,
аналоговые вычислительные машины позволяют
с помощью одного физического процесса
моделировать различные другие процессы.
Цифровой
компьютер – это вычислительная машина, оперирующая
информацией, представленной в дискретном
виде. В настоящее время разработаны методы
численного решения многих видов уравнений,
что дало возможность решать на цифровых
вычислительных машинах различные уравнения
и задачи с помощью набора простых арифметических
и логических операций. Поэтому если аналоговые
вычислительные машины обычно предназначены
для решения определенного класса задач,
т.е. являются специализированными, то
цифровой компьютер, как правило, универсальное
вычислительное средство. Наибольшее
распространение получили электронные
вычислительные машины, выполненные с
использованием новейших достижений электроники.
Логический элемент АВМ - элемент,
используемый для выбора и коммутации
переменных в схеме электрического моделирования,
а также для формирования команд переключения
в схеме логического управления поиском
решения. Для реализации простейших логических
операций непрерывного выбора максимальной
или минимальной из нескольких переменных
используют пассивные резистивно-диодные
цепи, аналогичные схемам совпадения ЦВМ.
Реализация нелинейных функций типа сигнатур,
которые используются в АВМ для выполнения
логических операций сравнения и условного
перехода, производится при помощи спец.
схем, обладающих релейной характеристикой.
Выходное напряжение такой схемы может
принимать два определенных значения
и всякий раз скачкообразно изменяется
при изменении знака суммы входных сигналов,
т. е. схема осуществляет элементарное
преобразование аналоговых сигналов в
цифровые команды, которые могут использоваться
для управления ключами, обеспечивающими
изменение структуры моделирующей цепи.
В гибридных вычислительных машинах набор
схем с релейной характеристикой составляет
блок сигнатур, формирующий входные команды
цифрового управления из непрерывных
сигналов аналогового операционного устройства.
Простейшим формирователем цифровых управляющих
команд может служить триггер Шмидта,
напряжение на выходе которого изменяется
при достижении входным сигналом установленного
значения. При моделировании различных
процессов и систем на обычных АВМ, а также
на АВМ с периодизацией решения широко
используются аналоговые компараторы,
построенные на базе типовых решающих
усилителей. Аналоговый компаратор состоит
из усилителя постоянного тока с большим
коэффициент усиления и с ограничителями
уровня в цепи обратной связи и резисторного
устройства сравнения входных сигналов.