Микропроцессорлар сипаттамасы және микропроцессорлы жүйенің жұмыс істеу принциптері

мәліметтерді     қабылдайтын     орындаушы-     құрылғының     уақыт     моментін

анықтайды;

-   оқу   стробы   (енгізу),   бұл   процессормен   оқылған   мәліметтер   кодын 

мәліметтер   шинасына   беретін   орындаушы-құрылғының   уақыт   моментін

анықтайды.       

Осығын   байланысты,   цикл   аралығында   процессор   алмастыруды   қалай 

аяқтайтыны   және   қандай   момент   кезінде   ол   өзінің   алмастыру   стробын   алып

тастайтыны өте маңызды  болады. Негізі шешудің екі жолы бар:

- синхронды алмастыру  кезінде (t выд ) бекітілген уақыт  интервалы арқылы 

процессор   мәліміттерді   алмастыруды   өздігінен   аяқтайды,   яғни   орындаушы 

-құрылғының қатысуынсыз;

- асинхронды алмастыру  кезінде, процессор алмастыруды  тек орындаушы-

құрылғы операцияның орындалуын арнайы сигналмен (handshake-рукопожатие 

режимі) бектіткен кезде  ғана аяқтайды.      

Синхронды алмастырудың артықшылықтары- басқарушы сигналдарының 

саны   аз   және   алмастыру   протоколдары   біршама   қарапайым.   Кемшіліктері-

орындаушының   операцияларды   орындауына   кепілдіктің   жоқтығы,   сондай   ақ

орындаушының тезәрекеттілігіне  жоғары талаптардың қойылуы.

Асинхронды   алмастырудың   артықшылықтары-   мәліметтерді   жіберу

біршама   сенімді   және   әртүрлі   тезәрекетті   орындаушылармен   жұмыс   істеу 

мүмкіндігінің   болуы.   Кемшілігі-   қосымша   аппаратуралық   шығындарды   талап 

етуі.  

 

 

 

 

 

 

 

 

 

 

 

2.2 Бағдарламалық алмастыру циклдары

 

МПЖ магистральдары бойынша  бағдарламалық алмастырудың екі  түрін 

қарастырайық:

1.   Өндірістік   контроллерлерде   және   микрокомпьютерлерде   кеңінен 

қолданылатын   DEC   фирмасымен   ұсынылған   Q-bus   мультиплексирленген 

асинхронды магистралы бойынша  алмастыру. Айта кететін бір жай, текстағы

сигнал   атауының   алдында   қойылған   «минус»   таңбасы   сигналдың   активті 

деңгейінің   төмен   екендігін,   ал   пассивті   сигналы   –жоғары   екендігін   білдіреді,

яғни сигнал теріс. Егер сигнал атауының алдында минус жоқ болса, онда сигнал

оң, оның төменгі деңгеиі  пассивті, ал жоғарғы деңгеиі- активті  болады.  

Бастапқы   алмастыру   цикліндегі   (адрес   фазасында)   мәліметтер/адрестік

(AD) шинасына процессор  адрес кодттарын қояды. Осы шинада теріс

логика қолданылады. AD шинасындағы  сигналдардың орташа деңгейі, берілген

уақыт интервалындағы  сигналдардың  маңызды емес екенін білдіреді. Адресті 

стробтау   үшін   процессор   көмегімен   қойылған   SYNC   теріс-синхросигналдар 

қолданылады. Оның алдыңғы (теріс) фронты AD шинасындағы адрес кодымен 

сәйкес келеді. Берілген екі циклдағы адрестер фазасы бірдей болады.        

Енгізу/шығару   құрылғысы   немесе   жады   (орындаушы)   өзінің   адрестік

кодын   алғаннан   кейін   ақпаратты   алмастыруға   дайындалады.   SYNC-сигналы 

басталғаннан     кейінгі     бірнеше     уақыт     аралығында,     процессор     адресті 

алыптастайды да мәліметтер фазасын орындауды бастайды.  

Оқу   циклінің   мәліметтер   фазасына   процессор   өзіне   қарасты   құрылғыға 

DIN-мәліметтерді   оқитын   строб   сигналдарын   орнатады.   Бұл   құрылғы 

бірмезгілде     RPLY-алмастыруды     растайтын     сигналдар     операциясының 

орындалуын бекітуі қажет.    

RPLY-сигналдары үшін құрылғы  мен орындаушылар арасында қақтығыс 

болмас үшін, ОК шығыс  каскадттары қолданылады. Процессор RPLY-сигналын

алғаннан кейін алмастыру  циклін аяқтайды. Ол үшін ол RPLY-сигналы  мен DIN-

сигналын алып тастайды. Орындаушы-құрылғы DIN-сигналдарының  алынуына

байланысты   AD   шинасындағы   мәліметтер   кодын   алып   тастайды   да   RPLY-

растау сигналдарын   аяқтайды. Осыдан кейін процессор SYNC-сигналын алып

тастайды.     

Жазу   цикліндағы   мәліметтер   фазасындағы   процессор   AD

шинасына жазылатын мәліметтер кодын жібереді және оны DOUT-мәліметтерді

жазу   стробының   теріс   сигналдары   береді.   Орындаушы-құрылғы   осы   сигнал

арқылы   мәліметтерді   процессордан   қабылдап   RPLY-алмастыруды   растайтын 

сигналдарды   қалыптастырады.   Процессор   RPLY-сигналдарын   қабылдағаннан 

кейін   алмастыру   циклін   тоқтатады.   Сол   үшін   ол   AD   шинасынан   мәліметтер

кодын   және   DOUT-сигналын   алып   тастайды.   Орындаушы-   құрылғы   DOUT-

сигналын   тоқтатқан   соң,   жауап   ретінде   RPLY-растау   сигналын   аяқтауы   тиіс.

Осы жағдайдан кейін процессор SYNC-сигналын тоқтатады. Осылайша Q-bus

магистральындағы   адрес   синхронды   түрде,   ал   мәліметтер   асинхронды   түрде 

беріледі.

Сондай   ақ   Q-bus   магистралындағы   жазу   және   оқу   циклдарынан   басқа 

«енгізу-пауза-шығару» (оқу-модификация-жазу) циклдары қолданылады. 

Бұл циклда адрестік фаза оқу (енгізу) және жазу (шығару) циклындағы

сияқты   жүргізіледі.   Бірақ   мәліметтер   фазасында   процессор   адрестің   адрестік

фазасындағы берілгендерді  оқып, содан кейін дәл сол адреске  жазады. Оқу үшін

DIN-оқу стробы, ал жазу  үшін DOUT-жазу стробы қолданылады. DIN-сигналына 

жауап ретінде орындаушы-құрылғы  өзінің мәліметтерін AD шинасына жібереді,

ал DOUT-сигналы арқылы AD шинасынан  мәліметтерді қабылдайды. Жазу және

оқу     циклдарындағы     сияқты     орындаушы-құрылғы     әрбір     операцияның 

орындалуын RPLY –растау сигналымен бекітеді.    

IBM фирмасымен ұсынылған  және қолданушы компьютерлерде  кеңінен 

қолданылатын       ISA       (Industrial       Standard       Architecture)       синхронды 

мультиплексирленбеген магистральдағы алмастыру циклдары.   

Енгізі-шығару құрылғысындағы оқу/жазу екі цикліде SA (бұл шинадағы

логика   оң)   адрестік   шинасына   процессормен   адрес   кодттарын   қоюдан

басталады. SA шинасындағы  адрестар цикл соңына дейін қалады. Екі циклдағы

адрестік фазалар бірдей, яғни IOR немесе IOW мәліметтерді алмастыру  стробы

басымен   аяқталады.   Адрестік   фаза   аралығында   орындаушы-құрылғы   адрес 

кодттарын қабылдап және оны  оқиды немесе оқымайды. Егерде адресті  оқыса,

онда орындаушы алмастыруға  дайындалады.    

Оқу   циклындағы   мәліметтер   фазасына процессор   IOR-

енгізу/шығару   құрылғысынан   мәліметтерді   оқитын   теріс   сигналдарды   береді.

Осыған   жауап   ретінде   орындаушы-құрылғы   SD   мәліметтер   шинасына   өзінің

мәліметтер кодын (оқылатын мәліметтер) беруі қажет. Мәліметтер шинасындағы 

логика   оң   болады.   Тұрақты   уақыт   аралығында   IOR-алмастыру   стробы

поцессормен   алынады,   осыдан   кейін   SA   шинасынан   адрес   коды   алынып

тасталынады. Бұл цикл орындаушының жылдам жұмыс атқаруынсыз болады.     

Бірақ   бұл   синхронды   алмастыру   кезінде   ғана   болады.   Сондай   ақ   ISA

магистралында   асинхронды   алмастыру   мүмкіндіктері   де   қарастырылған.   Ол

үшін I/O CH RDY каналдың дайындық сигналдары қолданылады.   Синхронды 

алмастыру кезінде I/O CH RDY сигналы  үнемі оң болады. Бірақ баяу жұмыс 

істейтін орындаушы-құрылғы  бұл сигналды алып тастауы мүмкін. Сондықтан 

процессор   I/O   CH   RDY   сигналы   қайтадан   оң   болғанша   циклдің   аяқталуын 

бітіріп,   алмастыру   стробын   жалғастырады.   Бұл   сигналдың   өте   ұзақтығы

авариялық жағдайлар сияқты қарастырылады.             

Q-bus   магистралы   арқылы   асинхронды   алмастырудан   ISA   магистралы 

арқылы   асинхронды   алмастырудың   айырмашылығы   келесідей   болады.   Q-bus

алмасуы   кезінде   сигналды   бекіту   міндетті   және   оны   әрбір   орындаушы 

қалыптастыруы   қажет.   Ал   ISA   магистралы   кезінде   сигналдың   дайындығын

орындаушы   құрылғы   қалыптастырмауы   мүмкін.   Егерде   ол   процессордың

жылдамдығымен қатар жұмыс  атқаратын болса. 

 

2.7 - сурет.  ISA магистралындағы енгізу/шығару құрылғыларына

жазу циклі

ISA   магистралындағы   жазу   циклінің   мәліметтер   фазасында   (2.7-сурет) 

процессор SD мәліметтер шинасына жазылатын мәліметтердің кодын  жібереді

және оны IOW -енгізу-шығару құрылғысына мәліметтерді жазу стробы жеткізіп

береді.   Осы   сигналды   алған   орындаушы-құрылғы   SD   шинасынан   жазылған

мәліметтер кодын қабылдауы  тиіс. Егерде ол процессор жылдамдығына сәйкес

жұмыс істей алмаса, онда IOW- алдыңғы сигналды алғаннан кейін I/O CH RDY

сигнал уақытын алып тастауы  мүмкін.                   

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2.3 Үзу арқылы алмастыру циклдары

 

МПЖ үзудің екі негізгі  түрі болады:

- магистраль арқылы оқу  циклін қажет ететін векторлы  үзу;

- магистраль арқылы ешқандай  циклдарды қажет етпейтін радиальды  үзу. 

Әдетте МПЖ үзулер саны көп болғандықтан, процессорға нақты  үзудің

нөмері (вектор адресі) туралы ақпарат қажет болады. Бұл ақпарат  процессорға 

екі жолмен берілуі мүмкін.   

Векторлы үзу кезінде, үзудің кодттық нөмері процессорға  енгізу/шығару

құрылғысы арқылы беріледі. Ол үшін процессор магистраль арқылы оқу циклін

жүргізеді   және   мәліметтер   шинасы   арқылы   үзу   нөмерінің   кодын   алады.   Бұл 

циклдағы адрестік шина, үзуді сұрастыратын құрылғы ретінде  қарастырмайды.

Өйткені процессор онсызда  тек адрестік шинадан сұрастырады. Бұл жағдайда

магистральда барлық енгізу/шығару құрылғылары (Q-bus магистраль) үшін бір 

сұраныс линясы болса жеткілікті. 

 

2.8 –сурет.Сұраныс сигналдары  және Q-bus магистралына үзуді жеткізу 

Үзуді сұрау VIRQ-теріс сигнал көмегімен іске асырылады. Бұл сигналдағы

шығыс   каскад   –ОК   (ашық   коллектор)   түрінде   болады.   Процессор   VIRQ-

сигналын алғаннан кейін, орындап жатқан команданы уақытша  тоқтатып үзуді 

алады.   Ол   үшін   процессор   DIN-мәліметтерді   оқу   сигналын   және   IAKO   үзуді 

беру   синалын   жібереді.   Осы   IAKO   сигналы   біртіндеп   барлық   үзуді 

28сұрастыратын құрылғылар  арасынан өтеді. Егерде қандайда  бір құрылғы үзуді 

сұрастыратын болса, онда ол өзі арқылы бұл сигналды жібермейді. Егер үзуді 

бір уақытта екі немесе оданда көп құрылғылар сұраса, онда үзуді тек қана бір 

құрылғы яғни процессорға  жақын тұрған құрылғы алады. Мұндай қақтығысты

шешетін механизм кей жағдайларда  географиялық приоритет (немесе тізбекті

приоритет,   Daisy   Chain)   деп   аталады.   Үзуді   сұрастырған   құрылғы   IAKO

сигналын алғаннан кейін  өзінің VIRQ- сигналын алып тастайды.                 

Содан   кейін   процессор   үзу   нөмерін   адрессіз   оқу   циклін   жүргізеді.

Алынған сигналға жауап ретінде DIN және IAKO құрылғысы AD адрес/мәлімет 

шинасына үзудің нөмерін (үзу векторының адресін) береді және RPLY- растау

сигналын қояды. Процессор  үзу кодының нөмерін оқып және DIN және IAKO

сигналдарын алып тастап адрессіз оқу циклін аяқтайды.     

Магистарлдағы   радиальды   үзу   кезінде   бірнеше   үзуді   сұрау   сызықтары 

болады. Яғни әрбір үзуді  сұрағысы келген енгізу-шығару құрылғылары  барлық

жеке   сызықтар   бойымен   сұраныс   сигналына   жақындайды.   Процессор   үзуді 

сұрастыры келген сызықтар нөмері бойынша үзудің нөмерін анықтайды. Осы 

кезде   магистраль   бойынша   ешқандай   алмастыру   циклдарын   талап   етпейді.

Радиальды   үзу   кезінде   үзудің   сұраныс   сигналдарын   өңдейтін   қосымша 

микросхема     үзу     контроллері     (ҮК)     жүйеге     қосылады.     Мысалы     ISA

магистралында дәл осылай үзулер орындалады.          

Процессор үзу контроллермен (ҮК) магистраль бойынша (жұмыс режимін 

беру   үшін)   және   магистральсыз   (үзуді   сұрауды   өңдеу   кезінде)   байланыста

болады. IRQ үзуін сұрайтын сигналдар магистральдың барлық құрылғыларының

арасына таратылады. IRQ әрбір  сызықтарына бір құрылғы сәйкес келеді. Осы 

2С- сызықтарына арналған  шығыс каскад түріне қақтығыстар  қарастырылмаған. 

Бірнеше құрылғыға IRQ сигналдарының  бір уақытта келіп түсуі кезінде, оларға

қызмет көрсеті тәртібін үзу контроллері арқылы анықталады.              

Векторлы үзу жүйенің  икемді болуын қамтамасыз етеді. Жүйеде олар өте 

көп болуы мүмкін. Бірақта  олар адрессіз оқу циклін қамтамасыз ету үшін, үзуді 

сұрайтын барлық құрылғыға  қосымша аппаратуралық түйіндерді талап етеді.  

Әдетте жүйеде радиальды  үзулер көп (1 ден 16 дейін)болмайды. Осыған

байланысты үзу кезінде  жүйеге ереже бойынша арнайы үзу  контроллерін (ҮК)

енгізеді.  

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2.4 Жадыға тікелей кіру  режимдеріндегі алмастыру циклдары

 

Жадыға тікелей кіру (ЖТК) құрылғысы ЖТК-ға сұраныс жасап  оны алуы

қажет.   Сұраныс   процедурасы   мен   ЖТК   көрсету,   үзуді   көрсету   мен   сұраныс 

процедурасына өте ұқсас  болып келеді. Екі жағдайда да қызмет көрсетуді талап 

ететін құрылғы сұраныс  сигналын процессорға жібереді. Бірақта  ЖТК кезінде 

процессор   арнайы   сигналдар   көмегімен   міндетті   түрде   сұраныс   жасаған 

құрылғыға   ЖТК   беру   қажет.   Ал   радиальды   үзу   кезінде   процессордан   үзуді