Разработка дискретного устройства

Автор работы: Пользователь скрыл имя, 20 Ноября 2012 в 21:23, курсовая работа

Описание работы

В данном курсовом проекте необходимо разработать и построить принципиальную схему дискретного устройства, который будет включать в себя генератор тактового импульса, параллельно-последовательный счётчик импульсов на JK – триггерах с коэффициентом счёта 20, параллельного и последовательно-параллельного регистров, шифратора, дешифратора на ПЛМ и устройства сравнения. Реализовать все в базисе И-НЕ. При этом необходимо как минимум один раз упростить функцию алгебры логики используя метод минимизации Квайна-Мак-Класки.
Так же необходимо подобрать элементную базу, на которой будет построено данное дискретное устройство.

Файлы: 11 файлов

параллельный регистр.vsd

— 179.50 Кб (Скачать файл)

генератор.vsd

— 61.50 Кб (Скачать файл)

основной.docx

— 1.42 Мб (Скачать файл)

Аннотация.

 

В данном курсовом проекте необходимо разработать и построить принципиальную схему дискретного устройства, который  будет включать в себя генератор  тактового импульса, параллельно-последовательный  счётчик импульсов на JK – триггерах с коэффициентом счёта 20, параллельного и последовательно-параллельного регистров, шифратора, дешифратора на ПЛМ и устройства сравнения. Реализовать все в базисе И-НЕ. При этом необходимо как минимум один раз упростить функцию алгебры логики используя метод минимизации Квайна-Мак-Класки.

Так же необходимо подобрать элементную базу, на которой будет построено  данное дискретное устройство.

 


 

Содержание

 

Введение                    4

1 Разработка дискретного устройства                5

1.1 Синтез генератора импульсов                7

1.2 Синтез счетчика импульсов                                                                                       14

1.3  Синтез дешифратора                                                 17

1.4  Синтез шифратора                                                                           19

1.5  Синтез  параллельного регистра                                                20

1.6 Синтез последовательно-параллельного регистра                                                22

1.7 Синтез устройства сравнения                                                       29

Заключение                                       25

Список  используемых источников                                                       26

Приложение  А Схема электрическая принципиальная                                                27

Приложение  Б Спецификация                                                                                         28

 

 

Введение

 

Огромнейшее влияние автоматизированные системы  управления оказали на развитие железнодорожного транспорта. Без них немыслимо  безопасное движение современных поездов. Применение устройств автоматизации  обеспечивает увеличение пропускной способности  железных дорог. В связи с этим на них лежит большая ответственность  в обеспечении безотказности. Работа систем железнодорожной автоматики протекает в сложных эксплуатационных условиях определяемых большими скоростями движения, тяжёлыми климатическими условиями.

На  сегодняшний день этап научно-технического прогресса характеризуется повсеместным внедрением принципиально новой  техники. Ускорение научно-технического прогресса в значительной степени  зависит от успехов современной  микроэлектроники, в частности интегральной микроэлектроники, являющейся современной  элементной базой электронных устройств  автоматики, телемеханики и связи.

Интегральные  микросхемы значительно расширили  диапазон применения электронных устройств  на железнодорожном транспорте. Они  создали возможность для совершенствования  систем: автоматического регулирования  движения поездов, радиосвязи, учета, и  планирования технологических процессов  на железнодорожном транспорте автоматической локомотивной сигнализации и ряда других.

Основными преимуществами цифровых систем связи  по сравнению с аналоговыми являются: высокая помехоустойчивость за счет передачи сообщений двоичными сигналам, так как в цифровых системах передачи информационные параметры переносчиков в процессе модуляции принимают  конечное количество разрешенных значений, причем переход от одного разрешенного значения к другому осуществляется через конечные промежутки времени. Цифровые методы передачи позволяют  значительно повысить помехоустойчивость и уменьшить накопление помех  вдоль тракта передачи путем восстановления сигнала. Возможность использования  сравнительно простых методов запоминания  и хранения сообщений путем записи их в различного рода цифровых регистрах  и запоминающих устройствах.

Процесс проектирования дискретного устройства обычно разделяют на четыре этапа: системное  или архитектурное, логическое, техническое  и технологическое.

Все этапы проектирования завершает  изготовление образца, его наладка  и проведение опытных испытаний.

Основные  цели и задачи курсового проекта - закрепить теоретический материал по дисциплине, получить необходимые  навыки по инженерному проектированию дискретных устройств автоматики, телемеханики и связи, научиться разрабатывать  электрические схемы, изучить методы синтеза дискретных устройств.

 

1.1 Синтез генератора импульсов

 

Генератор прямоугольных импульсов (рисунок 1) собран на логических элементах И-НЕ.

В данной схеме резистор R1 используется для начального запуска генератора. Напряжение на выходе генератора имеет вид последовательности прямоугольных импульсов, которые в свою очередь воздействуют на другие составляющие части дискретного устройства.

Частота генерации задается с высокой  точностью с помощью кварцевого резонатора ZQ1. Тип квартцевого резонатора: РГО5 на 100МГц. Тип корпуса: МА (миниатюрный плоский металлический корпус с 2 выводами под панель).

В соответствии с выходной частотой R1=1кОм.

Рисунок 1 – генератор тактовых импульсов.

 

Т.к. частота кварцевого резонатора 100МГц, то период импульсов будет  равен:

 

Рисунок 2 – временная диаграмма генератора.

 

В качестве элементов И-НЕ используются элементы микросхемы К555ЛА3, описание которой  приведено ниже.

Рисунок 3 - Цоколевка ИМС К555ЛА3.

 

Таблица 1. Параметры ИМС К555ЛА3

Параметр

 

Напряжение  питания, В

5

Патребляемый  ток, мА

4,4

Время переключения, нс:    из «0» в «1»

из  «1» в «0»

 

20

20

Диапазон  частот, ºС

0…+70


 

Таблица 2. Назначение выводов К555ЛА3.

Номер вывода

Назначение

Номер вывода

Назначение

1

Вход X1

8

Выход Y3

2

» X2

9

Вход X5

3

Выход Y1

10

» X6

4

Вход X3

11

Выход Y4

5

» X4

12

Вход X7

6

Выход Y2

13

» X8

7

Общий

14

Ucc


 

В качестве резистора R1 используется резистор: С2 - 14 - 0.25 - 1кОм ± 0.1%

 

 

 

 

 

1.2 Синтез счетчика импульсов

 

Счетчики импульсов – это  дискретные устройства с памятью, осуществляющие подсчет числа поступающих входных  импульсов и хранящих подсчитанное число в виде двоичного кода. По заданию необходимо разработать, суммирующий счетчик с параллельно-последовательным переносом коэффициентом счета 20. В качестве устройств памяти необходимо использовать JK- триггеры.

Т.к счетчик параллельно-последовательный то внутри каждой декады производится параллельный, а между декадами –  последовательный перенос. Коэффициент  счета 20, следовательно счетчик имеет  две декады: десятки и единицы. При этом Ксч самой старшей  декады равен 2 (что меньше десяти), поэтому  для этой декады будем использовать отдельную таблицу истинности. Для синтеза данного счетчика необходимо построить таблицу истинности, в которую включаются столбцы текущих и последующих состояний триггеров счетчика, столбцы текущих и последующих состояний триггеров счетчика, столбцы определения функций возбуждения (вызывающих переключения) триггеров и столбец номера входного импульса.

Заполнение стобцов функций  возбуждения триггеров осуществляется на основе таблицы переходов JK-триггера (таблица 3).

Таблица 3. Таблица переходов JK-триггера.

Изменение сигнала на выходе Q

Что подать на вход J

Что подать на вход K

0      0

0

~

0      1

1

~

1      0

~

1

1      1

~

0


Таблица 4. Таблица истинности единиц.

 

№     

 Текущее состояние

Последующее состояние

Сигналы на информационных входах J - K триггеров.

 

Q1

Q2

Q3

Q4

Q1

Q2

Q3

Q4

J

K

J

K

J

K

J

K

0

0

0

0

0

0

0

0

1

0

~

0

~

0

~

1

~

1

0

0

0

1

0

0

1

0

0

~

0

~

1

~

~

1

2

0

0

1

0

0

0

1

1

0

~

0

~

~

0

1

~

3

0

0

1

1

0

1

0

0

0

~

1

~

~

1

~

1

4

0

1

0

0

0

1

0

1

0

~

~

0

0

~

1

 ~

5

0

1

0

1

0

1

1

0

0

~

~

0

1

~

~

1

6

0

1

1

0

0

1

1

1

0

~

~

0

~

0

1

~

7

0

1

1

1

1

0

0

0

1

~

~

1

~

1

~

1

8

1

0

0

0

1

0

0

1

~

0

0

~

0

~

1

~

9

1

0

0

1

0

0

0

0

~

1

0

~

0

~

~

1


 

Таблица 5. Таблица истинности десятков.

Текущее состояние

Последующее            состояние

Сигналы на информационных входах J - K триггеров.

Q1

Q2

Q1

Q2

J

K

J

K

0

0

0

0

1

0

~

1

~

1

0

1

1

0

1

~

~

1

2

1

0

0

0

~

1

0

~


 

По  заданию необходимо использовать хотя бы один раз минимизацию методом  Квайна-Мак-Класки, в остальных случаях  будет использована минимизация  картами Карно.

Метод Квайна-Мак-Класки применим для минимизации  функции J (учитывая то, что ФАЛ частично заданная):

Таблица 6. Таблица истинности функции J1e.

Q1

Q2

Q3

Q4

J1e

0

0

0

0

0

0

1

0

0

0

1

0

2

0

0

1

0

0

3

0

0

1

1

0

4

0

1

0

0

0

5

0

1

0

1

0

6

0

1

1

0

0

7

0

1

1

1

1

8

1

0

0

0

~

9

1

0

0

1

~

10

1

0

1

0

~

11

1

0

1

1

~

12

1

1

0

0

~

13

1

1

0

1

~

14

1

1

1

0

~

15

1

1

1

1

~

спецификация.doc

— 80.00 Кб (Просмотреть файл, Скачать файл)

титульник.doc

— 27.00 Кб (Просмотреть файл, Скачать файл)

устройство сравнения.vsd

— 353.00 Кб (Скачать файл)

счетчик.vsd

— 499.50 Кб (Скачать файл)

последовательно-параллельный.vsd

— 278.00 Кб (Скачать файл)

моя схема.vsd

— 886.00 Кб (Скачать файл)

дешифратор.vsd

— 227.00 Кб (Скачать файл)

шифратор.vsd

— 79.00 Кб (Скачать файл)

Информация о работе Разработка дискретного устройства