Автор работы: Пользователь скрыл имя, 20 Ноября 2012 в 21:23, курсовая работа
В данном курсовом проекте необходимо разработать и построить принципиальную схему дискретного устройства, который будет включать в себя генератор тактового импульса, параллельно-последовательный счётчик импульсов на JK – триггерах с коэффициентом счёта 20, параллельного и последовательно-параллельного регистров, шифратора, дешифратора на ПЛМ и устройства сравнения. Реализовать все в базисе И-НЕ. При этом необходимо как минимум один раз упростить функцию алгебры логики используя метод минимизации Квайна-Мак-Класки.
Так же необходимо подобрать элементную базу, на которой будет построено данное дискретное устройство.
Шифраторы широко применяются для ввода информации в дискретные устройства и системы.
Синтез
шифратора, как и большинства
других дискретных устройств, может
быть выполнен по его таблице истинности.
В таблице отражаются все возможные
входы шифратора и все
Синтезируем шифратор, предназначенный для получения кода «3а+2» с использованием элементов базиса «И-НЕ» для цифр десятичного кода от 1до 5.
Таблица 15. Таблица истинности шифратора в код «3а+2».
Дестичное число |
Код «3а+2» | ||||
X1 |
Q1 |
Q2 |
Q3 |
Q4 |
Q5 |
|
1 |
0 |
0 |
1 |
0 |
1 |
2 |
0 |
1 |
0 |
0 |
0 |
3 |
0 |
1 |
0 |
1 |
1 |
4 |
0 |
1 |
1 |
1 |
0 |
5 |
1 |
0 |
0 |
0 |
1 |
Запишем формулы связи между входами и выходами и преобразуем их к виду, удобному для реализации в базисе «И-НЕ».
Таким образом:
Построим сам шифратор.
Рисунок 13 – схема шифратора.
В качестве логических элементов DD10-DD12 используется К555ЛА3, DD5 – К555ЛА4. (данные элементы описаны выше).
Рисунок 14 – временная диаграмма шифратора.
1.5 Синтез параллельного регистра.
Регистры – устройства, выполняющие функции приема, хранения, преобразования и передачи информации в двоичном коде. Информация в регистре хранится в виде числа (слова), представленного комбинацией сигналов «0» и «1». Каждому разряду числа, записанному в регистр, соответствует свой разряд регистра. Конструктивно регистры представляют собой наборы триггеров со схемами управления.
В данном регистре будет использоваться временная задерка при помощи R-C цепочки и триггера Шмитта. Исходя из соображения что наша задержка будет длится полпериода:
Резистор выбираем номиналом 1кОм (такой же как и в генераторе импульсов). Конденсатор берем высокочастотный серии К53-25 номиналом 7.1мкФ.
Триггер Шмитта выбираем К555ТЛ2.
Рисунок 15 – схема параллельного регистра.
Рисунок 16 – временная диаграмма параллельного регистра.
1.6 Синтез последовательно-параллельного регистра.
Даннй
класс регистров используют для
преобразования двоичных чисел из последовательной
формы представления в
В соответствии с заданием регистр построен на JK-триггерах (рисунок 17). В качестве задержки используется делитель частоты на 5.
Рисунок 17 – схема последовательно-
1.7 Ситез устройства сравнения.
Цифровым компаратором (устройство сравнения) называют устройство, фиксирующее результат сравнения n-разрядных двоичных или двоично- десятичных кодов чисел. Цифровой компаратор можно построить на сумматоре, подавая на один суммирующий вход прямой код числа А, на другой — инверсный код числа В. На численном примере легко убедиться, что при А = В в четырех младших разрядах суммы формируются логические единицы, а при A > B единица формируется на выходе переноса. Компаратор, фиксирующий равнозначность кодов А и В, можно выполнить на ЛЭ.
Т.к. наше устройство сравнения будет строить на сумматоре, опишем полный одноразрядный суматор (рисунок 19). Двоичными сумматорами называют дискретные устройства, выполняющие операцию сложения двух двоичных чисел.
Таблица 16. Таблица истинности полного одноразрядного сумматора.
Входы |
Выходы | |||
ai |
bi |
Pi-1 |
Si |
Pi |
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
В базисе И-НЕ:
)
Рисунок 19 – полный одноразрядный сумматор в базисе И-НЕ.
В нашем курсавом проекте будет использоваться микросхема сумматора К555ИМ6.
Таблица 17 – Характеристики K555ИМ6
Uип,В |
U(0)вых,В |
Iпот,мА |
5В±10% |
£0,5 |
£39 |
Рисунок 17 – Сумматор K555ИМ6
Рисунок 18 – схема устройства сравнения.
Рисунок 19 – временная диаграмма устройства сравнения.
Заключение.
В данном курсовом проекте мной было разработано и построина принципиальная схему дискретного устройства, которая включает в себя генератор тактового импульса, параллельно-последовательный счётчик импульсов на JK – триггерах с коэффициентом счёта 20, параллельного и последовательно-параллельного регистров, шифратора, дешифратора на ПЛМ и устройства сравнения. Реализовано все в базисе И-НЕ. При этом необходимо исполльзовался метод минимизации Квайна-Мак-Класки.
Все элементы были выбраны из серии ТТЛ.
Список использованной литературы.