Автор работы: Пользователь скрыл имя, 26 Февраля 2014 в 16:26, курсовая работа
Микропроцессорная система выполнена на комплекте КР580. Микропроцессорный комплект серии КР580 содержит набор БИС для построения микропроцессорных систем относительно невысокого быстродействия, работающих в с тактовой частотой до 2,5 МГц. В основном на комплекте данной серии строятся микропроцессорные системы (МПС), решающие задачи, связанные с управлением разнообразными технологическими процессами. В этом комплекте предусмотрена БИС центрального процессора - КР580ВМ80А, содержащая в одной микросхеме операционное и управляющее устройство. Это существенно упрощает построение МПС. Кроме того, из соображений упрощения программирования для управления микросхемами МПС применяется фиксированный набор команд.
Время задержки устройства (tз) оценивается суммой задержек на отдельных элементах по пути с наибольшим их числом и вычисляется по формуле 4
(4) |
где n - количество логических элементов
tзi - время задержки 1-го элемента
В проектируемом устройстве (приложение А) входной сигнал переходит по линии, включающей в себя 5 последовательно соединенных логических элемента К155ЛАЗ.
tз = 29нс* 5 = 145 нс
Рисунки печатной платы комбинационного цифрового устройства представлены в приложениях Б и В.
Схема расположения элементов устройства представлена в приложении Г.
Спецификация комбинационного устройства представлена в приложении Д.
Спроектировать последовательностное устройство - счетчик с произвольным порядком счета для использования в автомате управления текущим процессом. Входные сигналы: НУ - начальная установка и С - переход к определенному состоянию. Выходные сигналы: Q3, Q2, Q1. Десятичные коды последовательности выходных сигналов Q равны 4, 3, 1, 6, 5, 7, 2 (проектирование на JK триггерах). Первый вход указывает исходное состояние выходов. Счетчик должен осуществлять циклический счет в соответствии с заданной последовательностью выходных сигналов.
Изображаем проектируемое устройство как функциональный блок (рисунок 4) и указываем входные и выходные сигналы.
Рисунок 6 - Проектируемое последовательностное устройство как функциональный блок
Составляем таблицу состояний проектируемого устройства (таблица 6), в которой будут представлены входные и выходные сигналы.
Таблица 6 - Таблица состояний
N |
С |
Q3 |
Q2 |
Q1 |
1 |
2 |
3 |
4 |
5 |
Исх. 1 |
- |
1 |
0 |
0 |
2 |
1 |
0 |
1 |
1 |
3 |
1 |
0 |
0 |
1 |
4 |
1 |
1 |
1 |
0 |
5 |
1 |
1 |
0 |
1 |
6 |
1 |
1 |
1 |
1 |
7 |
1 |
0 |
1 |
0 |
Заданное устройство должно иметь 8 состояний, их обеспечивают 3 JK триггера.
На основе таблицы состояний строим таблицу переходов счётчика (таблица 7).
Таблица 7 - Таблица переходов счетчика
Q3 |
Q2 |
Q1 |
Q3(t) - Q3(t+1) |
Q2(t) – Q2(t+1) |
Q1(t) – Q1(t+1) |
1 |
2 |
3 |
4 |
5 |
6 |
1 |
0 |
0 |
1-0 |
0-1 |
0-1 |
0 |
1 |
1 |
0-0 |
1-0 |
1-1 |
0 |
0 |
1 |
0-1 |
0-1 |
1-0 |
1 |
1 |
0 |
1-1 |
1-0 |
0-1 |
1 |
0 |
1 |
1-1 |
0-1 |
1-1 |
1 |
1 |
1 |
1-0 |
1-1 |
1-0 |
0 |
1 |
0 |
0-1 |
1-0 |
0-0 |
Таблица переходов позволяет построить таблицу управляющих сигналов применяемых в проектируемом устройстве (таблица 9). Для ее построения используется характеристическая таблица JK триггеров (таблица 8).
Таблица 8 - Характеристическая таблица JK триггера
J(t) |
K(t) |
Q(t)- Q(t+1) |
1 |
2 |
3 |
0 |
X |
0-0 |
1 |
X |
0-1 |
X |
1 |
1-0 |
X |
0 |
1-1 |
Таблица 9 - Таблица управляющих сигналов счетчика
Q3 |
Q2 |
Q1 |
J3 |
K3 |
J2 |
K2 |
J1 |
K1 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
1 |
0 |
0 |
X |
1 |
1 |
X |
1 |
X |
0 |
1 |
1 |
0 |
X |
X |
1 |
X |
0 |
0 |
0 |
1 |
1 |
X |
1 |
X |
X |
1 |
1 |
1 |
0 |
X |
0 |
X |
1 |
1 |
X |
1 |
0 |
1 |
X |
0 |
1 |
X |
X |
0 |
1 |
1 |
1 |
X |
1 |
X |
0 |
X |
1 |
0 |
1 |
0 |
1 |
X |
X |
1 |
0 |
X |
Таблица 9 является таблицей истинности комбинаций схем выработки сигналов J и К. для каждого из триггеров по сигналам Q.
Осуществляем минимизацию для построения комбинационных схем управления триггерами (рисунок 7).
J3
Q3\Q2Q1 |
00 |
01 |
11 |
10 |
0 |
Х |
1 |
0 |
1 |
1 |
1 |
Х |
Х |
Х |
K3
Q3\Q2Q1 |
00 |
01 |
11 |
10 |
0 |
Х |
Х |
Х |
Х |
1 |
1 |
0 |
1 |
0 |
J2
Q3\Q2Q1 |
00 |
01 |
11 |
10 |
0 |
Х |
1 |
Х |
Х |
1 |
1 |
1 |
Х |
Х |
K2
Q3\Q2Q1 |
00 |
01 |
11 |
10 |
0 |
Х |
1 |
1 |
Х |
1 |
Х |
Х |
0 |
1 |
J1
Q3\Q2Q1 |
00 |
01 |
11 |
10 |
0 |
Х |
Х |
Х |
0 |
1 |
1 |
Х |
Х |
1 |
K1
Q3\Q2Q1 |
00 |
01 |
11 |
10 |
0 |
Х |
1 |
Х |
0 |
1 |
Х |
0 |
1 |
Х |
Рисунок 7 - Карты Карно для JK триггера
В соответствии с картами Карно (рисунок 7) составляем уравнения функционирования счетчика и переводим их в базис «И-НЕ». Для этого необходимо произвести двойную инверсию над полученными МДНФ и преобразовать по теореме де-Моргана инверсию дизъюнкций в конъюкцию инверсий.
;
Рассчитываем по уравнениям и представляем в таблице 10 значения входных и выходных сигналов триггеров.
Таблица 10 - Таблица сигналов Q, J и К по тактам
Q3 |
Q2 |
Q1 |
J3 |
K3 |
J2 |
K2 |
J1 |
K1 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
Информация о работе Микропроцессоры и микропроцессорные системы