Контрольная работа по "Электронике"

Метод контактной маски обеспечивает большую  точность и четкость края, и применим как для вакуумного, так и для  катодного распыления.

 

3. Метод фотолитографии

 

Метод фотолитографии аналогичен методу фотолитографии, применяемом в ППИМС при изготовлении металлических проводящих пленок (раздел 3.4). Размеры элементов могут быть такими же малыми,  как и  в ППИМС, но в этом нет необходимости.

 

 

Пример 6. Идеальный МДП-конденсатор сформирован на основе кремниевой подложки р-типа с концентрацией N_A = 10¹⁵ см^-3. Диэлектрический слой имеет толщину 100 нм. Разность работ выхода электрона из металла и полупроводника составляет qj_МП = - 0,9 эВ. Плотность заряда на границе раздела Q_ss = 8×10^-8 Кл/см^-2. Вычислите максимальную толщину обедненной области W_max , емкость диэлектрического слоя, заряд в обедненной области (Q_s), пороговое напряжение и минимальную емкость МДП-конденсатора, а также его пороговое напряжение с учетом влияния напряжения плоских зон.

 

Решение

 

Для расчета максимальной толщины обедненной области W_max вычислим сначала величину объемного потенциала:

 

j_об=j_Tln(N_A/n_i)=0,026ln(10¹⁵/1,5×10¹⁰)=0,29 B.

 

Тогда

 

 мкм,

 

а емкость  диэлектрического слоя

 

C_d=e₀e_d/d=8,85×10^-14×4/10^-5=3,45×10^-8 Ф/см².

 

Заряд в обеденной области рассчитаем следующим образом:

 

Q_B=Q_s =-qN_AW_max=-1,6×10^-19×10¹⁵×0,87×10^-4=1,39×10^-8 Кл/см²,

 

тогда пороговое  напряжение

 

U_пор=2j_b-Q_s/C_d =2×0,29+1,39×10^-8/3,45×10^-8=0,98 B.

 

Емкость обеденного слоя полупроводника

 

С=С_п =e₀e_s/W_max=8,85×10^-14×12/0,87×10^-4=1,2×10^-8 Ф/см²,

 

а общая емкость  МДП-структуры при наличии обедненного  слоя

 

 Ф/см².

 

Пороговое напряжение с учетом влияние напряжения плоских зон 

 

U^/_пор =j_МП+2j_обр-(Q_ss +Q_s)/C_d=-0,9+0,576 -

-(5×10¹¹×1,6×10^-19 -1,39×10^-8)/3,45×10^-8 = -2,24 B.

Задание 6,1-7,3

Полупроводниковые интегральные микросхем

 

В полупроводниковых интегральных микросхемах (ППИМС) элементы выполнены в объеме или часть из них на поверхности  полупроводникового материала, чаще всего  монокристаллического кремния.  В ППИМС все элементы  (активные и пассивные) реализуются на основе биполярных и МДП-транзис -торных структурах. В связи с этим различают интегральные микросхемы   на  биполярных транзисторах и МДП - интегральные  микросхемы.

Обычно  каждому элементу   схемы  соответствует  локальная область  полупроводникового материала,  свойства и характеристики которой обес- печивают выполнение функций дискретных элементов   (транзисторов, резисторов,   конденсаторов и др.). Каждая локальная  область, выполняющая   функции конкретного элемента, требует изоляции от других. Соединения между элементами согласно электрической схеме обычно выполняют с помо- щью металлических пленочных проводников, напыленных  на  окисную поверхность, покрывающей  полупроводниковый   кристалл. Такой кристалл заключается в герметизированный корпус и имеет систему выводов для практического использования микросхемы. Таким  образом, полупроводни- ковая микросхема представляет собой законченную конструкцию.

  Различают так же следующие  разновидности полупроводниковых  интегральных микросхем: многокристальные, совмещенные, с балочными выводами  и на сапфировой подложке [5].

Как уже указывалось, большинство полупроводниковых  микросхем изготовляют на основе монокристаллического кремния. Это объясняется тем, что кремний имеет перед германием ряд физических и технологических преимуществ, важных для создания элементов интегральных микросхем. Основные физические преимущества кремниевых микросхем следующие:

- большая ширина запрещенной зоны  кремния и меньшие при этом  обратные токи переходов, что  уменьшает паразитные связи между  элементами  микросхем, позволяет   создавать микросхемы, работоспособные  при -повышенных температурах   (до   +120°С),  и микромощные   схемы,   работающие   при   малых   уровнях  рабочих  токов (менее 1 мкА);

-  более высокий порог отпирания,  а, следовательно, и большая статическая помехоустойчивость;

-  меньшая   диэлектрическая   проницаемость,   что   обусловливает меньшие барьерные емкости переходов при той же их площади, что позволяет увеличить быстродействие микросхем.

 

6.1 Методы изоляции элементов  в ППИМС

 

6.1.1 Изоляция  элементов обратно смещенными  pn-переходами.

 

На  рисунке 4.1а  представлен фрагмент ППИМС с двумя биполярными  транзисторами и  с изоляцией  обратно смещенными pn-переходами. На рисунке 4.1б представлена эквивалентная схема этого фрагмента. На подложку подается наибольшее отрицательное напряжение от источника питания, поэтому pn-переходы между коллектором БТ и подложкой оказываются запертыми и транзисторы изолированы друг от друга. Однако следует отметить, что обратно смещенные pn-переходы обладают барьерной емкостью С_Б и с увеличением частоты возрастает паразитная связь между элементами схемы.

                                        а)                                                                      б)

Рисунок 6.1

 

6.1.2 Резистивная  изоляция.

 

Резистивная изоляция элементов ППИМС (рисунок 4.2а) отличается от предыдущей тем, что слаболегированная подложка берется того же типа, что и коллекторные области БТ. Паразитная связь между  элементами схемы существует всегда, но не зависит от частоты. Поэтому  на высоких частотах она может  оказаться меньше, чем в предыдущем случае.

 

                                         а)                                                                 б)

Рисунок 6.2

 

6.1.3 Диэлектрическая изоляция

 

При таком методе изоляции (рисунок 4.3а) элементы схемы отделены друг от друга слоем двуокиси кремния. Паразитная емкостная связь между элементами C_П значительно меньше, чем в первом случае, так как диэлектрическая постоянная двуокиси кремния ниже, чем у кремния. Производство таких ИМС более трудоемкое, чем в предыдущих.

 

а)                                                                   б)

Рисунок 6.3

 

Существуют так же другие методы изоляции, некоторые из них представляют видоизменение или комбинацию  выше перечисленных [5]. 

 

6.2 Планарно-эпитаксиальный  биполярный транзистор

 

Поскольку биполярные n-p-n транзисторы составляют основу ППИМС, рассмотрим их подробно, включая технологию изготовления.

6.2.1 Этапы изготовления

 

На  подложке р-типа формируется эпитаксиальный  слой n-типа (рисунок 6.4а). Затем проводится термическое окисление (рисунок 6.4б),  и методом фотолитографии формируются окна под разделительную диффузию, т.е. маска из слоя SiO₂ остается на тех местах, где будут изготовляться биполярные транзисторы и другие элементы схемы (рисунок 6.4в).

Следующим этапом проводится разделительная диффузия акцепторной примесью (рисунок 6.4в) так, чтобы атомы примеси достигли подложки под эпитаксиальным слоем  и в результате получается, что элементы схемы будут отделены друг от друга полупроводником р-типа.

Проводится  второе термическое окисление, вторая фотолитография и вторая диффузия акцепторной  примесью с тем, чтобы сформировать базовый слой транзистора (рисунок 6.4г). Эта диффузия требует меньшее  время, так как глубина базового слоя 2,5-2,7 мкм меньше, чем при разделительной диффузии.

Затем проводятся ещё одно термическое окисление, фотолитография, при которой вскрываются  окна под эмиттерную область и  вывод коллектора, и проводится последняя  диффузия донорной примесью (рисунок 6.4д). В этих областях создается максимальная концентрация примеси. Глубина n⁺- слоев составляет примерно 2 мкм.  Максимальная концентрация примеси в месте вывода коллектора исключает появление выпрямляющего контакта металл-полупроводник (диод Шоттки).

После четвертого заключительного термического окисления и ещё одной фотолитографии вскрываются окна для межэлементных  соединений металлической пленкой (рисунок 6.4е).

Рисунок 6.4

 

В результате термического напыления  получается сплошная пленка алюминия (рисунок 6.4ж).

На  заключительном этапе проводится последняя  фотолитография, при которой из пленки Al формируются межэлементные соединения (рисунок 6.4з).  Вид на транзистор в плане с размерами показан на рисунке 6.5.  

          Таким образом, в процессе формирования  транзистора использовались: пять  фотолитографий, четыре термических  окисления, три процесса диффузии, по одному процессу эпитаксии  и термическому напылению алюминия  не считая ряда вспомогательных  операций: очистка, промывка, удаление  фоторезиста и т.д.

 

Рисунок 6.5

 

6.2.2 Распределение примесей.

 

На  рисунке 6.6а показано распределение  примесей в слоях, выше рассмотренного интегрального транзистора. Однако более наглядно выглядит график распределения  примесей, когда по оси ординат  откладывается модуль разницы между  донорной и акцепторной примесями ½N_Д-N_А½(рисунок 6.6б).

Следует обратить внимание на то, что распределение  примесей в эмиттере и базе оказывается  неравномерным. Представляет интерес  рассмотреть распределение акцепторной  примеси в базе (рисунок 6.6в). Справа от точки максимума градиент концентрации дырок отрицательный и внутреннее поле (по отношению к инжектированным  электронам) является ускоряющим. Это  характерно для дрейфовых транзисторов. Однако слева от точки максимума  на небольшом участке градиент положительный, а, значит, электрическое поле является тормозящим. Наличие участка с  тормозящим полем приводит к некоторому увеличению результирующего времени  пролета носителей через базу. Однако расчеты показывают, что это увеличение составляет примерно 20% и для приближенных оценок может не учитываться.

Рисунок 6.6

 

6.2.3 Эквивалентная схема.

 

На рисунке 6.7а представлена четырехслойная структура  биполярного транзистора совместно  с подложкой. Эту структуру можно  рассматривать как две трехслойных  структуры (рисунок 6.7б) представляющие собой два транзистора: основной n-p-n и паразитный p-n-p (рисунок6.7в).

а)

б)

в)

 

Рисунок 6.7

 

Паразитный  транзистор находится в режиме отсечки, когда основной работает в режимах  отсечки или активном. Но когда  основной транзистор работает в режиме насыщения, т.е. его коллекторный переход включен в прямом направлении, то паразитный транзистор находится в активном режиме, так как его эмиттерный переход – это коллекторный переход основного транзистора. В этом случае, через паразитный транзистор осуществляется связь между основными транзисторами, находящимися в режиме насыщения.

Резистор  r_К  (рисунок 6.7в) учитывает распределенное сопротивление коллектора, так как коллекторный слой имеет наименьшую концентрацию примеси. Его величина составляет примерно 100 Ом. Этот резистор совместно с ёмкостями С_КП и С_КБ образуют RC цепочку, которая ухудшает быстродействие транзистора и ограничивает его предельную частоту. Кроме того, в ЦИМС это приводит к тому, что возрастает уровень логического нуля U⁰.  Для исключения выше отмеченных явлений между коллектором и подложкой формируют скрытый слой n⁺. Такие транзисторы будут рассмотрены ниже.

В случае диэлектрической изоляции паразитный p-n-p транзистор отсутствует, но ёмкость С_КП сохраняется. Она, как уже отмечалось, меньше, чем при изоляции p-n переходом примерно в три раза.

 

6.3 Планарно-эпитаксиальный биполярный транзистор

 со скрытым  слоем

 

Первыми операциями при изготовлении таких  микросхем являются термическое  окисление, фотолитография и диффузия донорной примесью, чтобы создать  n⁺ - слой на месте, где будут формироваться транзисторы (рисунок 4.8а). Толщина этого слоя составляет примерно 2 мкм.  Затем слой SiO₂ стравливается. В последующем проводится эпитаксия и последовательно все операции, которые использовались при изготовлении  планарно–эпитаксиального транзистора. Структура готового транзистора приведена на рисунке 6.8б.

а)

б)

Рисунок 6.8

 

Распределение примесей приведено на рисунке 6.9. Поскольку  в коллекторе основного транзистора (этот же слой является базой паразитного  транзистора) распределение примеси  неравномерное, то в нем создается  тормозящее электрическое поле для  дырок, которые движутся из эмиттера в коллектор паразитного транзистора. Кроме того, высокая концентрация примеси в коллекторе на порядок  снижает распределенное сопротивление  r_К основного транзистора. Это исключает недостатки планарно-эпитаксиального транзистора.