Модули ввода-вывода

Временная диаграмма  процедуры чтения данных с буферов  КР1533АП14 (DD28, DD29) изображена на рисунке 3.

 

Рис. 3. Временная диаграмма  процедуры чтения данных с буферов

 

 

 Процедура  чтения данных с АЦП

 

   Процессор на линиях SA0-15 шины адреса выставляет адрес устройства – исполнителя. Дешифратор адреса через 46 нс выдает сигнал ADR1, который поступает на вход 10 микросхемы DD3.2, реализующую логику «ИЛИ». Через 91 нс. [10] после выставления адреса, процессор выдает командный сигнал чтения IOR, который поступает на вход 5 микросхемы DD2.3, проходя через микросхему с задержкой 8 нс[1], сигнал усиливается.  Далее усиленный сигнал поступает на вход 4 микросхемы DD3.2, реализующую логику «ИЛИ» в которой формируется сигнал ADR1^IOR в течение 14 нс[1]. Данный сигнал поступает на  вход 1 микросхемы АЦП DD11. Этот же сигнал поступает на вход 11 микросхемы DD7.5 затем на вход 5 элемента с открытым коллектором DD8.3. C выхода 6 микросхемы DD8.3 сигнал поступает на шину управления на линию IO CH RDY.  Сигнал адреса снимается с линий SA 0-15 через 11 нс[10] после снятия команды чтения которая снимается через время t зад. Временная диаграмма процедуры чтения данных с АЦП (DD11) изображена на рисунке 4.

 

 

Рис. 4. Временная диаграмма  процедуры чтения данных с АЦП

 

 

Процедура записи данных в ЦАП

 

   Процессор на линиях SA0-15 шины адреса выставляет адрес устройства – исполнителя. Дешифратор адреса через 46 нс выдает сигнал ADR6, который поступает на вход 5 микросхемы DD4.2, реализующую логику «ИЛИ».  Сигнал IOW выставляется на шине управления через 91 нс[10] после выставления сигналов SA0-15,  подается на вход 9 микросхемы DD2.4, усиливается, проходя через повторитель и, с задержкой в нем на 8 нс[1], поступает на вход 4 микросхемы DD4.2 ., реализующую логику «ИЛИ». После этого, через 14 нс[1], с выхода 6 микросхемы DD4.2 выходит сигнал ADR^IOW который поступает на вход 12 и 8 ЦАП DD19, тем самым разрешая запись данных. Этот же сигнал поступает на вход 10 микросхемы DD4.3 затем на вход 13 микросхемы DD7.6., далее на вход 11 элемента с открытым коллектором DD8.5,  с выхода 10 которого на линию IO CH RDY. Данные на линиях SD0-7 шины данных процессор выставляет вместе с адресом устройства. Усиливаясь в микросхемах DD1 и DD2.1 – DD2.2 с задержкой в 8 нс[1], они проходят на информационные входы 23, 24, 1, 2 ЦАП. На входы 15-22 сигналы приходят с выходов регистра DD14, в который были предварительно записаны данные. Процессор снимает сигналы SA0-15 с шины адреса и сигналы SD c шины данных через 11 нс[10] после снятия сигнала записи[10]. Сигнал запись снимается с приходом сигнала IO CH RDY. Временная диаграмма процедуры записи данных в ЦАП (DD19) изображена на рисунке 5.

Рис. 5. Временная диаграмма  процедуры записи данных в ЦАП

 

 

 

3. Разработка принципиальной  схемы на ПЛИС

 

3.1. Разработка схемы прошивки ПЛИС в системе интегрированного проектирования Quartus II

   Для реализации проекта выбрана ПЛИС семейства MAX3000A  EPM3128ATC144-10.  Количество пользовательских программируемых входов/выходов выбранной ПЛИС удовлетворяет необходимому количеству входов и выходов реализуемой схемы. Данная ПЛИС содержит внутреннюю энергонезависимую память, удовлетворяет требованиям по быстродействию.

Цифровая  часть схемы  представленной на чертеже  КП-2068998-А1-15-00.00.000.Э3 прошивается в ПЛИС.

В качестве элементов схемы используются:

1. Аналоги микросхем из библиотеки MAXPLUS2:

• микросхема "2 И" КР1533ЛИ1 - аналог 7408;
• микросхема "2 ИЛИ" КР1533ЛЛ1 - аналог 7432;
• микросхема "2 ИЛИ-НЕ" КР1533ЛЕ1 - аналог 7402;
• регистры КР1533ИР23 - аналог 74374;
• дешифратор адреса КР1533ИД7 - аналог 74138;
• буферы КР1533АП14 - аналог 74465;
• триггер запроса прерывания КР1533ТБ6 - аналог 74107;

2. Элементы созданные с помощью Mega Wizard Plug-in Manager 

• Счетчик (schetchik) выполнен с использованием элемента lpm_counter с заданием соответствующих параметров: разрядность 16 бит, двунаправленный счет выбор направления осуществляется через логический элемент 2И на входа которого подаются сигналы с разъема, тип - двоичный; сброс - асинхронный; язык- VHDL;
• Задатчик адреса дешифратора выполнен с использованием элемента lpm_decode (дешифратор) и элемента lpm_mux (мультиплексор), на вход которого подаётся постоянное значение;
• Усилитель сигнала (usil1) - буферный элемент, выполнен с использованием элемента lpm_bustri, с заданием соответствующих параметров: тип - униполярный, разрядность 8 бит; язык- VHDL;
• Усилитель сигнала (usil2) - буферный элемент, выполнен с использованием элемента lpm_bustri, с заданием соответствующих параметров: тип - униполярный, разрядность 3 бит; язык- VHDL;

   Разработанная схема представлена на рисунке 6.

   Таблица назначения выводов в  Pin Planner приведена на рисунке 7.

 

 

 

 

Рис. 6. Схема проекта в  системе Quartus II

 

Рис. 7а.   Таблица назначения выводов в  Pin Planner

 

 

Рис. 7б.   Таблица назначения выводов в  Pin Planner

 

При компиляции проекта вышло 22 предупреждения (рис. 8).

    

 Расшифровка  предупреждений:

4. Используется файл const.tdf, counter.tdf, usil.tdf, usil2.tdf который не указан в качестве дизайн-файл для текущего проекта.

  5-10. Уменьшение разветвления от всегда включенного буфера с открытым стоком "74374:inst22|47" - " 74374:inst21|40"    на выходной контакт " Dout[6]" - " Dout[1]"  к земле.

  11-22. Проект содержит 11 входных контактов, в которых нет логики, нет выхода в зависимости от входного контакта SA [16]- SA [5].

 

Рис. 8. Предупреждения

 

 

 

 

 

 

 

3.2. Разработка модуля ввода/вывода на базе ПЛИС

 

    Принципиальная схема модуля представлена на чертеже КП.2068.998-26-15-00.00.000.Э3.

   Программирование  ПЛИС осуществляется через JTAG интерфейс с помощью программатора Byte Blaster (X3). Микросхема питается от напряжения 3,3 В. Для преобразования напряжения используется преобразователь напряжения NCP1117.

   Данные на входы Din[7..1] ПЛИС поступают с разъема ХР3 через ОГР (DD2-DD5), на входы Cr+ и Cr- с разъёма ХР3,  на входы D[8..1], A[16..1], IOR, IOW, RESET с разъема ISA. С выходов Do[6..1] ПЛИС данные через ОГР подаются на разъем ХР2. С выходов Ddac[12..1] данные подаются на входы ЦАП.

  MultiVolt интерфейс позволяет ядру микросхемы работать при 3.3 В, а контактам Ввода/Вывода быть совместимыми с 5.0В, 3.3В и 2.5В. Если контакты VCCIO подключены к 3,3 В источнику питания, то высокий выходной уровень будет 3,3 В и будет совместим с 3,3 и 5,0 В системами [10]. 

 

 

4. Расчеты

 

4.1 Расчеты элементов

 

  Резистор R1 ограничивают входной ток от источника питания U_CC=5B, подключенного к входу управления микросхем DD10.

Значение  нагрузочного резистора определяется по формуле [1]:

                                            1.1 кОм                                   (1)

Определим мощность, рассеиваемую на резисторе:

 Вт                                        (2)

По результатам расчетов выбираем резисторы R1 из ряда E24 [6]:

МЛТ – 0,063Вт –0,27 МОм ± 5 %

 

Резисторы R2-R5 ограничивают входной ток от источника питания U_CC=5B, подключенного к входу управления микросхем DD13-DD16.

Значение  нагрузочного резистора определяется по формуле [1]:

                                                                                    (3)

Определим мощность, рассеиваемую на резисторе:

                                Вт                                   (4)

 

По результатам  расчетов выбираем резисторы R2-R5 из ряда E24 [6]:

                                  МЛТ – 0,125Вт – 270 Ом ± 5 %                                      (5)

 

 Нагрузочные резисторы R6-R12 предназначены для ограничения тока, протекающего через светодиоды оптопар DD21-DD23, DD30 от источника V_CC=+5B. Ток, протекающий через светодиод оптопары, I_HL= 10 мА [2], при этом падение напряжения на нем, определяемое по вольтамперной характеристике [4], составляет V_HL=1,4 B. Для микросхемы КР1533ИР23 V₀=0,4В [1].  При токе I_VD= 10 мА напряжение V_VD1=2 B.

 

Значение нагрузочного резистора  определяется по формуле [5]:

 

                     Ом                         (6)

 

                          Определим мощность, рассеиваемую  на резисторе:

 

                                       Вт                             (7)  

  

   По результатам  расчетов выбираем резисторы  R6-R12 из ряда E24 [6]:

 

МЛТ 0,063 – 120 Ом ± 5 %

 

Резисторы R13 – R17, входящие в состав схемы подключения ЦАП DD19, заданы производителем в документации на ЦАП [7]:

R13=10 кОм, R14=43,2 кОм, R15=5 кОм, R16=10 кОм, R17=20 кОм.

Определим мощность, рассеиваемую на резисторах:

                                 Вт                         (8)

Вт                          (9)

                                                              (10)

                                 Вт                          (11)

                                    (12)

По результатам  расчетов выбираем резисторы R13- R17 из ряда E24 [6]:

МЛТ – 0,063Вт – 10000 Ом ± 5 %

МЛТ – 0,063Вт – 47000 Ом ± 5 %

МЛТ – 0,063Вт – 5100 Ом ± 5 %

МЛТ – 0,063Вт – 10000 Ом ± 5 %

МЛТ – 0,063Вт – 20000 Ом ± 5 %

Резисторы R18-R21 ограничивают входной ток от источника питания U_CC=5B, подключенного к входу управления микросхем DD24-DD27.

Значение  нагрузочного резистора определяется по формуле [1]:

                                         227 Ом                                    (13)

Определим мощность, рассеиваемую на резисторе:

                  Вт                               (14)

По результатам  расчетов выбираем резисторы R18-R21 из ряда E24 [6]:

МЛТ – 0,125Вт – 240 Ом ± 5 %

   Нагрузочные резисторы R22-R27 предназначены для ограничения тока, протекающего через светодиоды оптопар DD32-DD34 от источника 24B. Ток, протекающий через светодиод оптопары, I_VD= 10 мА [2], при этом падение напряжения на нем, определяемое по вольтамперной характеристике [4], составляет U_VD=1,4 B.  Значение нагрузочного резистора определяется по формуле [5]:

                                 Ом                            (15) 

        

Определим мощность, рассеиваемую на резисторе:

 

                                  Вт                (16)

 

По результатам расчетов выбираем резисторы R22-R27 из ряда E24 [6]:

 

МЛТ – 0,25Вт – 2,4 кОм ± 5 %

 

   Резистор R28 ограничивает входной ток от источника питания V_CC=5B. R28 – подтягивающий резистор, подключенного к выходу 12 микросхемы DD8 КР1533ЛН2 и входу 5 микросхемы DD8 КР1533ЛН2. Ток высокого уровня КР1533ЛН2 20мкА[1].

Значение нагрузочного резистора  определяется по формуле:

 

                                 Ом                                           (17)

   Определим мощность, рассеиваемую на резисторе:

 

               Вт                                    (18)

 

   По результатам  расчетов выбираем резисторы  R28 из ряда E24 [6]:

МЛТ – 0,063Вт –0,27 МОм ± 5 %

 

   Емкость керамического конденсатора C1, входящего в состав схемы подключения ЦАП задана производителем в документации на ЦАП [7]:

 

С1=0,1 мкФ

 

   Выбираем керамические конденсаторы С1 из ряда Е24 [6]:

 

К10 – 17Б  – 5B – 0,1 мкФ ± 5 %

   Емкость электролитического конденсатора C2, входящего в состав схемы подключения ЦАП задана производителем в документации на АЦП [7]:

 

С2=10 мкФ

 

   Выбираем электролитический конденсатор С2 из ряда Е24 [6]:

 

К10 – 17Б  – 5B – 10 мкФ ± 5 %

   Фильтр питающего напряжения Ucc=5B цифрового источника содержит 29 фильтрующих конденсаторов С7 – С35, включаемых между выводами питания микросхем и общим проводом GND. С6 - общий полярный конденсатор.