Проектирование цифрового автомата

 

 

4. Управление триггерами

 

Триггер - это цифровой автомат, имеющий несколько входов и два выхода. Триггерами называют такие логические устройства, выходные сигналы которых определяются не только сигналами на входах, но и предысторией их работы, то есть состоянием элементов памяти.

Триггер не является логическим элементом первого уровня, а сам состоит из логических элементов первого уровня - инверторов или логических вентелей. По отношению к логическим элементам первого уровня триггер является логическим устройством второго уровня.

JK-триггер - это универсальный триггер. Он не имеет запрещенных комбинаций входных сигналов и путем соединения его выводов легко превращается в триггеры других типов. Состояния JK-триггера приведены в таблице 6.

JK-триггер имеет два управляющих входа J и K. Подобно RS-триггеру, в JK-триггере J и K - это входы установки триггера в единицу и ноль. В отличие от RS - триггера в JK - триггере наличие двух единичных управляющих сигналов (J=K=1) приводит к переходу триггера в противоположное состояние, т.е. в данном случае JK - триггер работает как Т - триггер. JK - триггеры тактируются только перепадом потенциала на тактовом входе.

Находят применение также JK - триггеры, которые изменяют свои состояния под воздействием перепадов сигналов на входах J и K.

Уравнение для JK - триггера выглядит следующим образом: Qn=( JQ + KQ )n-1. JK - триггер не имеет состояния неопределенности или запрещенной комбинации входных сигналов.

JK - триггер может быть как асинхронным так и синхронизируемым, однако, на практике чаще используют синхронизируемые.

 

Таблица 6 - Состояния JK-триггера при С=1.

 

Jn	Kn	Qn+1
1	Х	1
Х	1	0
0	Х	0 (сохр. 0)
Х	0	1 (сохр. 1)

 

                                         

 

5. Составление полной таблицы функционирования ЦА

 

На основании таблицы 5 состояний ЦА, таблицы 3 переходов, таблицы 4 выходов и информации о состояниях JK триггера составим полную таблицу функционирования синхронных JK триггеров (таблица 7). В этой таблице указаны сигналы, которые подаются на управляющие входы триггеров для обеспечения перехода состояний регистра.

 

Таблица 7 - Полная таблица функционирования ЦА при построении ЗУ на JK-триггерах

 

№ такта	Предшествующее состояние триггеров				Последующее состояние триггеров				Сигналы управления триггерами								Сигналы на выходах ЦА (коды символов ЦА)						Символ
	Q4	Q3	Q2	Q1	Q4	Q3	Q2	Q1	J4	K4	J3	K3	J2	K2	J1	K1	y1	y2	y3	y4	y5	W
0	0	0	0	0	0	1	0	1	0	X	1	X	0	X	1	X	0	0	0	0	0	0	-
1	0	1	0	1	1	0	1	0	1	X	X	1	1	X	X	1	0	0	0	1	0	0	Б
2	1	0	1	0	0	0	0	1	X	1	0	X	X	1	1	X	1	1	0	1	1	0	Ы
3	0	0	0	1	0	1	1	0	0	X	1	X	1	X	X	1	0	1	0	1	1	0	К
4	0	1	1	0	1	0	1	1	1	X	X	1	X	0	1	X	0	1	1	1	1	0	О
5	1	0	1	1	0	0	1	0	X	1	0	X	X	0	X	1	0	0	0	1	1	0	В
6	0	0	1	0	0	1	1	1	0	X	1	X	X	0	1	X	0	0	0	0	1	0	А
7	0	1	1	1	0	0	1	1	0	X	X	1	X	0	X	0	0	0	0	0	0	0	-
8	0	0	1	1	1	0	0	0	1	X	0	X	X	1	X	1	0	1	1	1	0	0	Н
9	1	0	0	0	0	1	0	0	X	1	1	X	0	X	0	X	0	0	0	0	0	0	-
10	0	1	0	0	1	0	0	1	1	X	X	1	0	X	1	X	0	0	0	1	1	0	В
11	1	0	0	1	0	0	0	0	X	1	0	X	0	X	X	1	0	0	0	0	0	1	-

 

6. Составление и минимизация  функций управления триггерами

 

Проводим минимизацию логических функций, определяющих каждый из управляющих сигналов триггеров (а затем составляем логическую цепь, реализующую полученные функции, т.е. синтезируем принципиальную электрическую схему комбинационного устройства КС1) по данным таблицы 6 с помощью логического преобразователя:

 

J1 = Q2 Q3’ + Q4’

K1 = Q2’ Q4’ + Q3’

J2 = Q1 Q4’

K2 = Q1’ Q3’ Q4 + Q1 Q3’ Q4’

J3 = Q1’ Q2’ Q3’ + Q1’ Q4’ + Q2’ Q4’

K3 = Q4’

J4 = Q1’ Q3 Q4’ + Q2’ Q3 Q4’ + Q1 Q2 Q3’

K3 = Q3’

 

7. Минимизация логических функций КС2

 

Произведем минимизацию логических функций КС2, используем LogicConverter из программы-симулятора MultiSIM:

 

y1 = Q1’ Q2 Q3’ Q4

y2 = Q1’ Q2 Q3’ Q4 + Q1’ Q2 Q3 Q4’ + Q1 Q3’ Q4’

y3 = Q1’ Q2 Q3’ Q4 + Q1 Q2 Q3’ Q4’

y4 = Q1’ Q3 Q4’ + Q1 Q2’ Q4’ + Q1 Q3’ Q4’ + Q2 Q3’ Q4

y5 = Q1’ Q2 Q3’ + Q1’ Q3 Q4’ + Q1 Q2’ Q3’ Q4’ + Q2 Q3’ Q4

 

Минимизированные логические функции для КС1 и КС2 используют для построения функциональной схемы ЦА.

Функциональную схему ЦА используют для построения принципиальной электрической схемы ЦА на выбранной серии ЦИС.

Правильность построения принципиальной электрической схемы ЦА проверяют с помощью программы симулятора-Multisim.

8. Составление функциональной схемы устройства

 

Для описания функционирования цифрового устройства используется булева алгебра, которая определяет несколько способов задания логических функций как функций двоичных переменных. Основные способы описания логических функций представлены ниже.

Любую сколь угодно сложную логическую функцию можно представить с помощью простейших функций, обладающих функциональной полнотой.

Среди простейших логических функций выделим функцию отрицания, конъюнкцию и дизъюнкцию. Отрицание или функция НЕ - функция одной двоичной переменной, равна нулю, если переменная равна единице и наоборот:

 

у = x (y равно не x)

 

Реализуется отрицание с помощью инвертора. Признаком инвертирования на обозначении инвертора является наличие на линии сигнала кружочка.

Функция конъюнкция (логическое умножение) или функция И - функция двух или большего числа переменных, равная единице только в том случае, когда все входящие в её состав переменные равны единице. Для случая двух переменных x1 и x2 конъюнкция запишется в следующем виде: y=x1 & x2 , x1 , x2 или x1x2 (y равно x1 и x2). Реализуется конъюнкция с помощью конъюнктора (рисунок 3):

                                                   

х1    

    х1х2

х2

 

Рисунок 3 - реализация конъюнкции с помощью конъюнктора

 

Функция дизъюнкция (логическое сложение) или функция ИЛИ - функция двух или большего числа переменных, равна единице, когда хотя бы одна из переменных равна единице. Для случая двух переменных дизъюнкция запишется в следующем виде: y = xlVx2(y равно x1 или x2).Реализуется дизъюнкция с помощью дизъюнктора (рисунок 4):

 

                                                                 

                                                  x1     

                                                                                      x1Vx2

                                                             x2  

 

 

Рисунок 4 - реализация дизъюнкции с помощью дизъюнктора

 

Для начала минимизируем свою принципиальную электрическую схему для того чтобы она была меньше по размеру и на ее реализацию ушло меньше затрат. Чтобы построить полную функциональную схему КС2 необходимо решить систему уравнений, состоящей из:

 

J1 = Q2 Q3’ + Q4’

K1 = Q2’ Q4’ + Q3’

J2 = Q1 Q4’

K2 = Q1’ Q3’ Q4 + Q1 Q3’ Q4’

J3 = Q1’ Q2’ Q3’ + Q1’ Q4’ + Q2’ Q4’

K3 = Q4’

J4 = Q1’ Q3 Q4’ + Q2’ Q3 Q4’ + Q1 Q2 Q3’

K3 = Q3’

 

y1 = Q1’ Q2 Q3’ Q4

y2 = Q1’ Q2 Q3’ Q4 + Q1’ Q2 Q3 Q4’ + Q1 Q3’ Q4’

y3 = Q1’ Q2 Q3’ Q4 + Q1 Q2 Q3’ Q4’

y4 = Q1’ Q3 Q4’ + Q1 Q2’ Q4’ + Q1 Q3’ Q4’ + Q2 Q3’ Q4

y5 = Q1’ Q2 Q3’ + Q1’ Q3 Q4’ + Q1 Q2’ Q3’ Q4’ + Q2 Q3’ Q4

 

 Анализируем свои минимизированные логические функции для КС1 и КС2 и определяем одинаковые логические функции. Например, Q1’ Q2 Q3’ Q4 встречается в y1, y2 и y3,ставим этот элемент один раз и к выходу этого элемента подключаем остальные.

После минимизации своей принципиальной электрической схемы переходим к ее построению. Например, функция J1 = Q2 Q3’ + Q4’ имеет вид (рисунок 5):

 

                                   

                                        Q2

                                                   Q3

                                        Q4

                                               

 

Рисунок 5 - схема реализации функции J1

 

Таким образом, строим полную функциональную схему цифрового автомата. Принципиальная электрическая схема строится на элементах микросхем, выбранных в предыдущем пункте, по функциям управления триггерами, выходы которых однозначно определяют адрес строки ПЗУ, в которой хранится код символа, выводимый цифровым автоматом на данном такте. Данная схема разрабатывается на реальных элементах из библиотеки компонентов Multisim. У реальных компонентов, в отличие от виртуальных есть определенное, неизменяемое значение и свое соответствие на печатной плате. Далее собираем, подключаем все наши компоненты и проверяем схему на работоспособность. Принципиальная электрическая схема представлена в приложении А.

 

 

 

9. Выбор микросхем

 

При выборе микросхем для синтеза цифрового автомата в первую очередь следует учитывать их электрическую совместимость:

 

• по напряжениям логических «0» и «1»;

 

• по напряжениям питания;

 

• по допустимым значениям тока на входах и т.д.

 

Таким образом, целесообразно выбрать следующие ИМС:

 

• 7408N (2, 3, 4-х входовых элементов И);

 

• 7432N(2, 3-х, 5 входовых элементов ИЛИ);

 

• 7473N (JK-триггер).

 

10. Разработка печатной платы ЦА в программе Ultiboard

 

После разработки и отладки функциональной схемы в симуляторе MultiSIM необходимо разработать печатную плату для ЦА (рисунок 6).

Проще всего осуществить импорт данных в Ultiboard из программы-симулятора. Однако обозначенные соединения никоим образом не могут быть основой печатной платы. Для размещения реальных проводников необходимо протрассировать соединения.

Программа произведет автоматическую трассировку соединений; если после этой процедуры остались необработанные проводники, следует повторить операцию, по-иному разместив компоненты.

 

 

Рисунок 6 – Схема печатной платы

 

Ultiboard - одна из лучших программ для конструирования печатных плат, включающая широкий набор функций, существенно ускоряющих процесс конструирования. Макет печатной платы представлен в приложении Б. Однако кроме Ultiboard существует множество других программ для моделирования и конструирования печатных плат. Например, одной из таких является программа PCAD.

P-CAD–система автоматизированного проектирования электроники производства компании Altium. Предназначена для проектирования многослойных печатных плат вычислительных и радиоэлектронных устройств. Программа была предшественником Electronics Workbench, но на данный момент поддержка данного продукта прекращена, поэтому мы выбрали Ultiboard от компании Electronics Workbench.

  Заключение

 

В данной работе была выполнена поставленная задача и была исследована возможность применения средств автоматизированного проектирования для решения конкретных прикладных задач. Показано, что САПР могут с успехом применяться в жизни, значительно сокращая количество времени, необходимое на разработку всего пакета технической документации для проекта.