Зміст
1 Вступ |
4 |
2 Розробка структурної
схеми мікропроцесорної системи |
5 |
3 Розробка принципової
схеми мікропроцесорної системи |
8 |
3.1 Розробка мікропроцесорного
модуля |
8 |
3.2 Організація
пам’яті |
12 |
3.3 Розробка блоку
клавіатури |
18 |
3.4 Блок індикації |
21 |
3.5 Інтерфейс зв’язку
ЕОМ |
24 |
3.6 Розробка блоку
керування об’єктами |
26 |
3.7 Розробка схеми
переривань |
30 |
3.8 Розробка схеми
дешифратора пристроїв вводу-виводу |
32 |
4 Розробка програмного
забезпечення |
33 |
4.1 Розробка програми
мікропроцесора |
33 |
4.2 Розробка програми
для блоку воду – виводу |
34 |
Висновок |
40 |
Список використаних
джерел |
41 |
Додаток А Мікропроцесорний
контролер керування на базі К1821ВМ85А.
Перелік елементів. |
1 |
| |
|
1 Вступ
Метою даного курсового
проекту є поглиблення знань з апаратним
принципам побудови пристроїв мікропроцесорної
техніки та набуття практичних навичок
з розробки мікропроцесорних систем та
їх програмного забезпечення.
Проектування мікропроцесорної
системи полягає в забезпеченні управління
необхідними шинами мікропроцесорного
пристрою з урахуванням необхідної навантажувальної
здатності. Здатність навантаження забезпечується
буферними регістрами і шинними формувачами,
при цьому необхідно розрізняти статистичну
і динамічну навантаження. Архітектура
даного типу Мікропроцесора (МП) - двохшинна,
МП має суміщені шину адреси (ША) і шину
даних (ШД).
Завданням цього
курсового проекту є проектування мікропроцесорної
системи (МПС) на базі мікропроцесора К1821ВМ85А.
МПС повинна мати: ОЗП 16кбайт, ПЗП 1кбайт,
індикація на семи сегментних елементах,
клавіатура на 14 клавіш, аналогово цифровий
перетворювач (АЦП), блок зв’язку з ЕОМ
.
2 Розробка структурної
схеми мікропроцесорної системи
Мікропроцесорна система
(МПС),що проектується, складається з таких
модулів : центральний процесор (ЦП),постійний
запам’ятовуючий пристрій (ПЗП),оперативний
запам’ятовуючий пристрій(ОЗП), система
переривань, таймер, пристрої введення-виведення
(ПВВ). Пристрої введення-виведення приєднані
до системної шини через інтерфейси введення-виведення.
Модуль ЦП обробляє дані та
керує всіма іншими модулями системи.
Центральний процесор, крім ВІС МП, містить
схеми синхронізації та інтерфейсу із
системною шиною. Він вибирає коди команд
із пам’яті, дешифрує їх і виконує. Протягом
часу виконання командного циклу ЦП виконує
такі дії :
─ виставляє
адресу команди на шину адреси
АВ;
─ отримує коди
команд з пам’яті та дешифрує
його;
─ обчислює адреси
операнда і зчитує дані;
─ виконує операцію,
визначену командою;
─ сприймає зовнішні
клерувальні сигнали;
─ генерує сигналу стану і
керування, потрібні для роботи пам’яті
та ПВВ.
В даному курсовому проекті
використовується центральний мікропроцесор
К1821ВМ85,що відноситься до 8-розрядних МП
першого покоління. Працює на частоті
5 МГц і має 16-розрядну шину адреси.
Постійний та оперативний запам’ятовувальні
пристрої складають систему пам'яті,
призначену для збереження інформації
у вигляді двійкових чисел. Постійний
запам’ятовувальний пристрій призначений
для зберігання програм керування
таблиць, констант. В даній мікропроцесорній
системі обробки даних використовується
ПЗП з організацією 16к слів * 8 розрядів
на базі мікросхеми К537РУ8А. ОЗП використовується
для збереження проміжних результатів
обчислень. В якості оперативної пам'яті
використовується блок ОЗП з організацією
16к слів*8 розрядів на базі мікросхеми
КР537РУ8А.
Система переривань дозволяє
МПС реагувати на зовнішні сигнали ─ запити
переривань, джерелами яких можуть бути
: сигнали готовності від зовнішніх пристроїв,
сигнали від генераторів, сигнали з виходів
датчиків. Із появою запиту переривання
ЦП перериває основну програму і переходить
до виконання підпрограми обслуговування
запиту переривання.
Таймер призначений для
реалізації функцій, пов’язаних з відліком
часу. Після того, як МП завантажує в таймер
число, яке задає частоту, затримку або
коефіцієнт ділення, таймер реалізує потрібну
функцію.
Пристрої введення-виведення
або зовнішні пристрої ─ це пристрої призначені
для введення інформації у МП або виведення
інформації з нього.
В якості пристроїв вводу
використовується клавіатура, що має 14
клавіш і побудована динамічним методом
адресації. В якості пристроїв виведення
використовується 2 індикатора типу
ІЖКЦ1 6\7 із статичною організацією.
Для можливості приймати інформацію
в аналоговому вигляді в мікропроцесорній
системі буде використовуватись восьми
розрядний аналогово-цифровий перетворювач.
Для видачі інформації в аналоговому
вигляді буде використовуватися дванадцяти-розрядний
цифро-аналоговий перетворювач.
У даному курсовому проекті
використовується тип інтерфейсу
ІРПР.
При проектуванні МПС були
використані наступні принципи: модульності,
магістральності, мікропрограмного керування.
Принцип магістральності
визначає характер зв’язків між функціональними
блоками МПС – усі блоки з’єднуються
з єдиною системною шиною.
Принцип модульності
полягає в тому, що система
будується на основі обмеженої
кількості типів конструктивно і
функціонально завершених модулів. Кожний
модуль МПС системи має вхід керування
третім (високоімпедансним) станом. Цей
вхід називається CS (Chip Select)- вибір кристала
або OE (Output Enable)- дозвіл виходу.
Принцип мікропрограмного
керування полягає у можливості здійснення
елементарних операцій – мікрокоманд
(зсуву ,пересилання інформації, логічних
операцій). Певною комбінацією мікрокоманд
можна створити набір команд, який максимально
відповідатиме призначенню системи, тобто
створити технологічну мову.
Структурна схема МПС показана
на рисунку 2.1(див.сторінку 9).
Рисунок 2.1- Структурна схема
мікропроцесорного контролера
3 Розробка принципової схеми
мікропроцесорної системи
3.1 Розробка МП модуля
3.1.1 Мікропроцесор К1821ВМ85А.Мікропроцесор
К1821ВМ85 це одно кристальний восьми розрядний
процесор з фіксованим набором команд.
Він має класичну архітектуру з одним
акумулятором и відділеними шинами адресу
і даних. Головною областю використання
мікропроцесора є контролери пацючі по
фіксованій програмі. Мікросхема виконана
по N-MOП технології в 40 контактом керамічному
корпусі з двостороннім вертикальним
розміщенням виводів.
Умовне графічне позначення
мікропроцесора показано на рисунку 3.1.
Рисунок 3.1 - Умовне графічне
позначення мікропроцесора К1821ВМ85
3.1.2 Функціонування мікропроцесора
в часі . Функціонування мікропроцесора
в часі визначається внутрішнім генератором
тактових імпульсів. Його збудження може
задаватися зовнішнім карцевим резонатором,
RC- або LC- ланцюгами, а також зовнішнім
генератором, які підключаються до входів
Х1, Х2 мікропроцесора (дивись рисунок 3.2
на сторінці 12 ).
Вибираємо схему синхронізації
з кварцевим резонатором який вибирається
на чистоту 5МГц.
Конденсатор призначений
для подавлення інших гармонік на частоті
5МГц і вибирається ємністю 20 пФ.
З довідника вибираємо
тип конденсатора:
КМ-5б-М470-20 пФ.
Рисунок 3.2 -Схема
підключення RC ланцюга з кварцовим резонатором
3.1.3 Вибір елементів
буферного регістру адреси. В якості
елементу буферного регістру адреси використовуємо
мікросхему К580ИР82 . Восьмирозрядні буферні
регістри (БР) К580ИР82, К580ИР83 використовуються
для організації запам'ятовувальних пристроїв,
портів уводу -виводу, мультиплексорів
і т.п. Буферні регістри складаються із
восьми тригерів Т з вихідними схемами
SW з трьома станами.
Запам’ятовування сигналу
в тригерах досягається при переході сигналу
STB від високого рівня до низького. Сигнал
ОЕ керує вихідними буферами: при ОЕ =0
буфер відпирається, при ОЕ =1 він встановлюється
у третій стан.
Умовне графічне позначення
показане на рисунку 3.3.
Рисунок 3.3 - Умовне графічне
позначення К580ИР82
Електричні параметри
мікросхеми:
- вхідний струм низького
рівня не більше 0,2 мА;
- вхідний струм високого
рівня не більше 50 мкA;
- вихідна напруга низького
рівня не більше 0,45 В при струмі
32 мА;
- вихідна напруга високого
рівня не менше 2,4 В при струмі
1 мА.
В зв’язку з тим , що шина адреси,
яка підключається до виходив БРА має
16 розрядів, а одна мікросхема К580ИР82 має
8 розрядів розраховуємо необхідну кількість
мікросхем за формулою 3.1
(3.1)
де – кількість мікросхем К580ИР82 ;
=16 – кількість розрядів
шини адреси;
=8 – кількість розрядів
мікросхеми К580ИР82.
За формулою 3.1 визначаємо кількість
мікросхем К580ИР82:
Отже, в даній
мікропроцесорній системі, що проектується,
використовується 2 мікросхеми буферних
регістрів.
3.1.4 Вибір елементів
формувача шини даних. В якості основного
елементу формувача шини даних вибираємо
мікросхему К580ВА86, який являє собою 8-розрядний
двонаправлені формувачі з трьома станами.
Умовне графічне позначення формувача
показано на рисунку 3.5.
Рисунок 3.5 - Умовне
графічне позначення К580ВА86
Формувач мас дві групи А і
В виводів, а також два керуючих виводи
Т та ОЕ.
Дозвіл передачі залежить
від рівня сигналу на виводі ОЕ (output enable),
а напрямок передачі визначається рівнем
сигналу на виводі Т.
Передача сигналів через формувач
дозволена, якщо рівень сигналу на виводі
ОЕ=0. Напрямок передачі визначається станом
виводу Т. При Т=1 відкритий верхній формувач
функціональної схеми і передача сигналів
відбувається від групи виводів А до групи
виводів В. При Т=0 здійснюється передача
від групи виводів В до групи виводів А.
Шинний формувач К580ВА86 відрізняється
від ШФ К580ВА86 тим, що він інвертує вихідні
сигнали.
3.2 Розробка модулів пам’яті
3.2.1 Розробка модулю ОЗП. Мікросхема
К537РУ8А являє собою статичний запам’ятовуючий
пристрій на основі n-МОН - структур.
Мікросхема має
наступні характеристики:
- Інформаційна
ємність |
16384 біт |
- Організація |
2048 слів х 8 розряд |
- Термін вибірки
адреси |
Не більше 20 нс |
Напруга живлення |
5В±5% |
Споживана потужність |
Не більше 160 мВт |
Діапазон температур |
+1…+85°С |