Автор работы: Пользователь скрыл имя, 08 Сентября 2015 в 19:27, курсовая работа
Проектування мікропроцесорної системи полягає в забезпеченні управління необхідними шинами мікропроцесорного пристрою з урахуванням необхідної навантажувальної здатності. Здатність навантаження забезпечується буферними регістрами і шинними формувачами, при цьому необхідно розрізняти статистичну і динамічну навантаження. Архітектура даного типу Мікропроцесора (МП) - двохшинна, МП має суміщені шину адреси (ША) і шину даних (ШД).
1 Вступ
4
2 Розробка структурної схеми мікропроцесорної системи
5
3 Розробка принципової схеми мікропроцесорної системи
8
3.1 Розробка мікропроцесорного модуля
8
3.2 Організація пам’яті
12
3.3 Розробка блоку клавіатури
18
3.4 Блок індикації
21
3.5 Інтерфейс зв’язку ЕОМ
24
3.6 Розробка блоку керування об’єктами
26
3.7 Розробка схеми переривань
30
3.8 Розробка схеми дешифратора пристроїв вводу-виводу
32
4 Розробка програмного забезпечення
33
4.1 Розробка програми мікропроцесора
33
4.2 Розробка програми для блоку воду – виводу
34
Висновок
40
Список використаних джерел
А7 |
А6 |
А5 |
А4 |
А3 |
А2 |
А1 |
А0 |
Пристрої вводу - виводу | |||
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
||||
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
Дані молодший байт ГРПх | |||
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
Дані старший байт ГРП х | |||
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
Керуюче слово (КС)х | |||
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
Дані молодший байт ГРПy | |||
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
Дані старший байт ГРП y | |||
0 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
Керуюче слово (КС)у | |||
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
Порт А ПВГІ | |||
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
Порт С ПВГІ | |||
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
Керуюче слово (КС) ПВГІ | |||
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
ІРПР | |||
0 |
1 |
0 |
1 |
0 |
0 |
0 |
1 |
Керуюче слово (КС) ІРПР | |||
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
Дані блоку клавіатури | |||
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
Керуюче слово блоку клавіатури | |||
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
Перший байт даних блоку індикації | |||
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
Другий байт даних блоку індикації | |||
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
Контролер переривань |
Адреса |
Код |
Команда |
Коментарі |
0800 |
7AH |
MOV AL,CX |
(A)←X1 |
0801 |
82H |
ADD CX |
(A)←(A)+(D)=X1+X1 |
0802 |
11H |
LXIHL,0923 |
Пересилка в пару регістрів H і L числа 0923 |
0803 |
23H | ||
0804 |
09H | ||
0805 |
96H |
SUB M |
(A)←(A)-(0923)=2X1-X2 |
0806 |
96H |
SUB M |
(A)=2X1-X2-X2 |
0807 |
96H |
SUB M |
(A)=2X1-X2-X2-X2 |
0808 |
91H |
SUB D |
(A)=2X1-3X2-X3 |
0809 |
32Н |
STA 0900 |
Пересилка акумулятора в пам’ять з адресою 0900 |
080А |
00Н | ||
080В |
09 |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
|
1 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
=ВЕ; |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
|
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
=А4; |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
|
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
=В4. |
IRQ 0 |
0 |
IRQ 0 |
3 |
IRQ 0 |
11 |
IRQ 1 |
1 |
IRQ 1 |
4 |
IRQ 1 |
12 |
IRQ 2 |
2 |
IRQ 2 |
5 |
IRQ 2 |
13 |
IRQ 3 |
Ведений 1 |
IRQ 3 |
6 |
IRQ 3 |
14 |
IRQ 4 |
Ведений 2 |
IRQ 4 |
7 |
IRQ 4 |
15 |
IRQ 5 |
19 |
IRQ 5 |
8 |
IRQ 5 |
16 |
IRQ 6 |
20 |
IRQ 6 |
9 |
IRQ 6 |
17 |
IRQ 7 |
21 |
IRQ 7 |
10 |
IRQ 7 |
18 |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
|
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
= 30Н |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
||
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
Ведучий |
= 10 Н |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
Ведений 1 |
= 20 Н |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
Ведений 2 |
= 30 Н |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
||
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
Ведучий |
= FF Н |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
Ведений 1 |
= 03 Н |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
Ведений 2 |
= 04 Н |
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
||
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
Ведучий |
= 07 Н |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
Ведений 1 |
= 03 Н |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
Ведений 2 |
= 03 Н |
Информация о работе Мікропроцесорний контролер керування на базі К1821ВМ85А