Мікропроцесорний контролер керування на базі К1821ВМ85А

Автор работы: Пользователь скрыл имя, 08 Сентября 2015 в 19:27, курсовая работа

Описание работы

Проектування мікропроцесорної системи полягає в забезпеченні управління необхідними шинами мікропроцесорного пристрою з урахуванням необхідної навантажувальної здатності. Здатність навантаження забезпечується буферними регістрами і шинними формувачами, при цьому необхідно розрізняти статистичну і динамічну навантаження. Архітектура даного типу Мікропроцесора (МП) - двохшинна, МП має суміщені шину адреси (ША) і шину даних (ШД).

Содержание работы

1 Вступ
4
2 Розробка структурної схеми мікропроцесорної системи
5
3 Розробка принципової схеми мікропроцесорної системи
8
3.1 Розробка мікропроцесорного модуля
8
3.2 Організація пам’яті
12
3.3 Розробка блоку клавіатури
18
3.4 Блок індикації
21
3.5 Інтерфейс зв’язку ЕОМ
24
3.6 Розробка блоку керування об’єктами
26
3.7 Розробка схеми переривань
30
3.8 Розробка схеми дешифратора пристроїв вводу-виводу
32
4 Розробка програмного забезпечення
33
4.1 Розробка програми мікропроцесора
33
4.2 Розробка програми для блоку воду – виводу
34
Висновок
40
Список використаних джерел

Файлы: 1 файл

курсовий проект Пидплетений (Автосохраненный)22,06,2015 (1).docx

— 577.14 Кб (Скачать файл)



 

 

 

 

 

 

 

 
Таблиця 3.2- Таблиця істинності мікросхеми К537РУ8А

 

CS1

CS2

WR/RD

A0..A10

DIO0..DIO7

Режим роботи

M

M

X

X

Roff

Зберігання

0

0

0

A

0

Запис 0

0

0

0

A

1

Запис 1

0

0

1

A

Дані в прямому коді

Зчитування


 

 

Умовно - графічне позначення мікросхеми показане на рисунку 3.6.
            Рисунок 3.6 – УГП мікросхеми К537РУ8А
Для досягнення необхідної розрядності ОЗП  потрібно адресувати паралельно окремі ВІС ОЗП. При цьому кількість ВІС ОЗП у рядку визначається як :
                                                      (3.3)

 

           де  – кількість мікросхем у рядку;
              n = 16 – розрядність шини даних;
                  = 8 – розрядність однієї мікросхеми ОЗП.

 

За формулою 3.3 розраховуємо необхідну кількість мікросхем у рядку :

 

                                              

 

Отже, при розробці модулю ОЗП в рядку буде використовуватись 1 мікросхеми  пам'яті.
Досягнення необхідної кількості комірок пам'яті ОЗП відбувається шляхом з’єднання послідовно адресуємих ВІС ОЗП, що мають однакову розрядність . Кількість ВІС ОЗП у стовбці визначається за виразом :

 

                                               (3.4)

 

           де  - кількість мікросхем у стовбці;
                =16к - загальний об’єм ОЗП;
                 =2к - об’єм однієї мікросхеми ОЗП.
  За формулою 3.4 розраховуємо  необхідну кількість мікросхем  у стовбці :
        
 
Отже, при розробці модулю ОЗП у стовбці  буде використовуватись 8  мікросхеми  пам'яті.
Загальна ВІС ОЗП, яка необхідна для організації запам’ятовуючого пристрою , що проектується, визначається як :

 

                                          ,                             (3.5)

 

За формулою 3.5 визначаємо загальну кількість мікросхем, необхідних для проектування модулю ОЗП:
=1× 8=8

 

Отже, для розробки модуля ОЗП необхідно 8 мікросхеми оперативної пам'яті.

 

3.2.2 Розробка модулю  ПЗП
Мікросхема  К568РЕ1  являє собою програмований  постійний запам’ятовуючий пристрій на основі ТТЛ – елементів.
Умовно - графічне позначення мікросхеми показане на рисунку 3.7.

Рисунок 3.7 – УГП мікросхеми  К568РЕ1

 

  Мікросхема має наступні  характеристики:

- Інформаційна  ємність

16384 біт

- Організація  слів Х розрядів

1024 слів х 8 розряд

- Вихід

Три стани

- Сумісність по  входу та виходу

ТТЛ – схеми


 

 

За формулою 3.6 розраховуємо необхідну кількість мікросхем у рядку :
 
      

 

Отже, при розробці модулю ПЗП в рядку буде використовуватись 2  мікросхеми  пам'яті.
За формулою 3.7 розраховуємо необхідну кількість рядків мікросхем:
 

 

 

Отже, при розробці модулю ПЗП у стовбці  буде використовуватись 1 мікросхеми пам'яті.
За формулою 3.5 визначаємо загальну кількість мікросхем, необхідних для проектування модулю ПЗП:            
 
          

 

Отже, для розробки модуля ПЗП необхідно 16 мікросхеми постійної  пам'яті.

 

3.2.3 Розробка дешифратора  адреси пам'яті. Адреси ОЗП та ПЗП розподіляються наступним чином .
Починаючи  з адреси 0100 розміщуються комірки ОЗП. Розраховуємо кінцеву адресу ОЗП згідно формули :

 

                                   ,                                      (3.8)

 

де  – кінцева адреса ОЗП;
     = 0100 – початкова адреса ОЗП;
     = 16 – загальний  об'єм пам'яті.

 

За формулою 3.8 розраховуємо кінцеву адресу ОЗП :
 
 Ак = 0000Н+(16∙1024-1)= 3FFFH         
Отже, оперативної пам'яті = 3FFF H.
Починаючи  з адреси 4000h можуть розміщуються комірки ПЗП.
Задамо початкова адресу ПЗП- 4000h. Розраховуємо кінцеву адресу ПЗП згідно формули :

 

                                                                           (3.7)

 

де  – кінцева адреса ПЗП;
      = 4000 h – початкова адреса ПЗП;
 = 1K – загальний  об'єм постійної  пам'яті.

 

 

 

Виходячи з формули (3.9) розраховуємо кінцеву адресу ПЗП :

 

АкПЗП=4000H+(1∙1024-1)= 43FFH
Будуємо дешифратор адреси першого ступеня, для цього аналізуємо двійковий код початкової адреси ОЗП і кінцевої адреси ПЗП. На вхід дешифратора першого ступеня подаємо  розряди адреси, що спільні для ОЗП і ПЗП.
Таблиця 3.3 – таблиця початкових і кінцевих адрес ОЗП та ПЗП
 

А15

А14

А13

А12

А11

А10

А9

А8

А7

А6

А5

А4

А3

А2

А1

А0

Анозп

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Акозп

0

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

Анпзп

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Акпзп

0

1

0

0

0

0

1

1

1

1

1

1

1

1

1

1




 

 

 

 

Вибираємо мікросхему дешифратора ОЗП.
Так як  кількість мікросхем ОЗП рядків дорівнює 1,   то    вибираємо мікросхему К155ИД7 яка являє собою 2-розрядний  дешифратор, що дозволяє перетворювати код, що поступає на адресні входи, в напругу низького логічного рівня, яка проявляється на одному з 4 виходів: 3-0.
Умовно-графічне позначення дешифратора показане на рисунку  3.9.
.
Рисунок 3.9 - Умовно-графічне позначення дешифратора

 

Схема дешифратора ОЗП показана на рисунку 3.9.
Вибираємо мікросхему дешифратора ПЗП.
Схема дешифратора адреси ПЗП наведена на рисунку  3.10.

 

Рисунок 3.10 - Дешифратора адреси для ПЗП

 

3.3 Розробка блоку клавіатури

 

Клавіатура побудована динамічним методом, який складається з наступних частин: кнопка, генератор тактових імпульсів, схема вгамування дзенькоту контактів, вентиль, лічильник, схема індикації та пам'ять.
Генератор тактових імпульсів використовується для тактування роботи клавіатури у режимі натискання клавіш. Схема генератора представлена на рисунку 3.11.
 

 

Рисунок 3.11 – Схема генератора тактових імпульсів

 

Резистор R2 використовується як обмежник і його опір повинен бути більшим за 1кОм, а для того, щоб він не впливав на розрахункову частоту, номінал резистора R1 обираємо на багато більше R2. При використанні неполярного конденсатора C2 тривалість імпульсів (tі) та пауза (tп) будуть  майже   однаковими   і    розраховуватимуться  за  формулою 3.8.
                                          tі= tп=0,7R1C2,                                      (3.8)

 

де  tі- тривалість імпульсів генератора, с;
     tп - тривалість паузи генератора, с;
     R1- опір резистора R1, Ом;
     C2-  ємність конденсатора С2, Ф.

 

Для того, щоб інформація, висвітлена на індикації блоку клавіатури, була доступною для розуміння тривалість імпульсу та пауза повинні бути неменше 0,5 с. Для досягнення необхідного результату обираємо конденсатор R1 ємністю 100кОм, а ємність кондтнсатора С2 розраховуємо.

 

С2 = 0,5/(0,7 × 100 × 103)= 714,3 × 10-6Ф

 

З довідника / 3 /   вибираємо типи резисторів та конденсатора.
R1: МЛТ – 0,125 – 100кОм ± 5%
R2: МЛТ – 0,125 – 1кОм ± 5%
C2: КМ 5б – М470 – 710мкФ .
Клавіша прямого та зворотного відліку мають дзенькіт контакту, що спричинює незручність при безпосередній подачі сигналів на входи мікросхем. Для його подавлення використовується спеціальний блок - блок подавлення дзенькоту контакту. Схема блока подавлення дзенькоту контакту приведена на рисунку 3.12.
 

 

Рисунок 3.12 – Схема блока подавлення дзенькоту контакту.

 

Для того, щоб визначити кількість натискань на клавішу використовуємо мікросхему К155ИЕ6, що є двійково-десятковим реверсивним чотирьох розрядним лічильником. Умовне графічне позначення мікросхеми К155ИЕ5 представлене на рисунку 3.13.
 
Рисунок 3.13 – Умовне графічне позначення мікросхеми К155ИЕ5

 

Для того, щоб забезпечити клавіатуру на 14 клавіш необхідно викорстовувати дві мікросхеми К155ИЕ6, що з’єднані у каскад. Схема включення мікросхем  в каскад представлена на рисунку 3.19.  При такому з’єднанні на виходах мікросхем формується двійковий код натиснутої клавіші. Так як клавіатура повинна мати 14 клавіш, тобто з лічильників виходить код від 0 до 13, коефіцієнт переліку зупиняє свою роботу при появі одиниці на виході 6 другого лічильника.  
Обидві мікросхеми  видають сигнали  на дешифратори індикації К514ИД1, за допомогою яких визначається які цифри будуть відображатися на семи сегментних індикаторах. Таким чином на індикації відображається номер натиснутої клавіші.
Умовне графічне зображення дешифратора індикації К514ИД1 представлено на рисунку 3.14.
 
Рисунок 3.14 - Умовне графічне зображення дешифратора індикації К514ИД1

 

  3.4 Розробка блоку індикації
Одним із важливих вузлів МПС є пристрої відображення інформації. Це зв’язано з тим, що при експлуатації більшість МПС присутність опе-ратора обов’язкова. В завданні до курсового проекту блок індикації міс-тить 4 напівпровідникові індикатори АЛС324А.

Информация о работе Мікропроцесорний контролер керування на базі К1821ВМ85А