Терминология в области ЭВМ, ВС и комплексов

Длительность (время) цикла обращения, или период обращения (Тр). Эта величина, которую часто называют просто циклом памяти, означает минимальное время между двумя последовательными обращениями к памяти. Период обращения включает время доступа, время передачи данных плюс некоторое дополнительное время Те, которое требуется для завершения обращения к памяти. В ЗУ оперативной памяти, например, дополнительное время требуется для затухания сигналов на шинных линиях, в ЗУ, где считывание информации приводит к ее разрушению, — для восстановления считанной информации. Заметим, что часто за один цикл обращения можно осуществить чтение или запись лишь ограниченной порции данных длиной N байт. В этом случае период обращения вычисляется как

Производительность памяти можно характеризовать как скорость потока записываемых или считываемых данных и измерять в мегабайтах в секунду. Производительность подсистемы памяти наравне с производительностью процессора существенным образом определяет производительность компьютера. Выполняя определенный фрагмент программы, процессору придется, во-первых, загрузить из памяти соответствующий программный код, а во-вторых, произвести требуемые обмены данными, и чем меньше времени потребуется подсистеме памяти на обслуживание этих операций, тем лучше.

Производительность памяти, как основной, так и кэша, обычно характеризуют длительностью пакетных циклов чтения. Пакетный режим обращения является основным для процессоров, использующих кэш; циклы чтения выполняются гораздо чаще, чем циклы записи (хотя бы потому, что процессору приходится все время считывать инструкции из памяти). Эта длительность выражается в числе тактов системной шины, требуемых для передачи очередной порции данных в пакете. Обозначение вида 5-3-3-3 для диаграммы пакетного цикла чтения соответствует пяти тактам на считывание первого элемента в цикле и трем тактам на считывание каждого из трех последующих элементов. Первое число характеризует латентность (latency) памяти — время ожидания данных, последующие — скорость передачи. При этом, конечно же, оговаривается и частота системной шины.

Производительность подсистемы памяти зависит от типа и быстродействия применяемых запоминающих элементов, разрядности шины памяти и некоторых «хитростей» архитектуры. Современные типы памяти обеспечивают высокую скорость передачи внутри пакета, используя двойную и даже четырехкратную синхронизацию. При этом параметром шины, по которой передаются данные, может быть как частота тактового сигнала, так и частота передачи данных.

Последняя может в 2, в 4 или в 8 раз превышать тактовую частоту. Задержка получения данных чтения процессорным ядром в современных компьютерах может составлять от 45 до нескольких сотен наносекунд в зависимости от способа подключения памяти.

Производительность микросхем или модулей памяти повышают применением различных вариантов конвейеризации, о чем подробнее рассказывается далее.

Разрядность шины памяти — это количество байтов (или битов), с которыми операция чтения или записи может быть выполнена одновременно. Разрядность основной памяти обычно согласуется с разрядностью внешней шины процессора. Вполне очевидно, что при одинаковом быстродействии микросхем или модулей памяти производительность блока с большей разрядностью будет выше, чем у малоразрядного. Именно с целью повышения производительности у 32-битных (по внутренним регистрам) процессоров класса Pentium и выше внешняя шина, связывающая процессор с памятью, имеет разрядность 64 бита. У современных процессоров пропускная способность системной шины превышает пропускную способность шины памяти. Это подталкивает к использованию двухканальной памяти — удвоению разрядности шины памяти относительно разрядности системной шины процессора.

Банком памяти называют комплект микросхем или модулей, обеспечивающий требуемую для системы разрядность хранимых данных. Работоспособным может быть только полностью заполненный банк. Внутри одного банка должны применяться одинаковые (по типу и объему) элементы памяти.

Если устанавливаемый объем памяти набирается несколькими банками, появляется резерв повышения производительности за счет чередования банков (bank interleaving). Идея чередования заключается в том, что смежные блоки данных (разрядность такого блока данных соответствует разрядности банка) располагаются поочередно в разных банках. Тогда при весьма вероятном последовательном обращении к данным банки будут работать поочередно, причем активная фаза обращения к одному банку может выполняться во время фазы восстановления другого банка, то есть применительно к обоим банкам не будет простоя во время фазы восстановления. Частота передачи данных в системе с чередованием двух банков может быть удвоенной по отношению к максимальной частоте работы отдельного банка. Для реализации механизма чередования чипсет должен обеспечивать возможность перекоммутации адресных линий памяти в зависимости от установленного количества банков и иметь для них (банков) раздельные линии управляющих сигналов. Чем больше банков участвуют в чередовании, тем выше (теоретически) предельная производительность. Чаще всего в чередовании участвуют два банка (two way interleaving), но их может быть и больше. Из разбиения на мелкие банки можно извлечь и другую выгоду. Поскольку современные процессоры способны параллельно выставлять несколько запросов на транзакции с памятью, обусловленные необходимым временем доступа скрытые фазы обработки запросов, относящихся к разным банкам, могут выполняться одновременно.

Микросхемы памяти SDRAM имеют внутреннюю мультибанковую организацию, применительно к этой памяти в данном контексте (комплекте микросхем) используют понятие физический банк, или ряд (row).

Достоверность хранения данных

В любой из многих миллионов ячеек памяти возможен случайный сбой или окончательный отказ, приводящий к ошибке. Вероятность ошибки, естественно, возрастает с увеличением объема памяти. Современные технологии позволяют выпускать высоконадежные микросхемы памяти, у которых при корректной эксплуатации вероятность ошибки довольно мала, но все-таки она не нулевая.

В первых моделях PC, когда микросхемы памяти имели существенно худшие характеристики надежности по сравнению с современными, обязательно применялся контроль четности. В этом случае каждый байт памяти сопровождается битом четности (parity bit), дополняющим количество единиц в байте до нечетного. Значение бита четности аппаратно генерируется при записи в память и проверяется при считывании. При обнаружении ошибки четности схемой контроля вырабатывается немаскируемое прерывание

Со временем качество применяемых микросхем памяти улучшилось, и в целях удешевления модулей памяти от контроля четности стали.

Вопрос о необходимости контроля четности не имеет однозначного ответа. Контроль четности не всесилен, он выявляет в пределах каждого байта ошибки только нечетной кратности (искажение одного, трех, пяти или семи битов): правда, вероятность одновременного отказа или сбоя двух битов у работающей памяти весьма мала.

В компьютерах особо ответственного применения используют память с обнаружением и коррекцией ошибок (Error Checking and Correcting, ECC).

ОП современных ЭВМ и ВС реализуется на микросхемах статических (Static RAM — SRAM) и динамических (Dynamic RAM — DRAM) ОЗУ. Микросхемы статических ОЗУ имеют меньшее время доступа и не требуют циклов регенерации, Микросхемы динамических ОЗУ характеризуются большей емкостью и меньшей стоимостью, но требуют схем регенерации и имеют значительно большее время доступа.

Статическая память, SRAM (англ. Static RAM) – энергозависимая память, обладает очень малым временем доступа, основана на использовании триггеров в качестве запоминающего элемента. Триггер может быть построен из 5-6 транзисторов. Статические ОЗУ применяются для построения микроконтроллерных схем из-за простоты построения принципиальной схемы и возможности работать на сколь угодно низких частотах. Кроме того, статические ОЗУ применяются для построения КЭШ-памяти в универсальных компьютерах из-за высокого быстродействия статического ОЗУ. Статические ОЗУ требуют для своего построения большой площади кристалла, поэтому их емкость относительно невелика, что является их недостатком по сравнению с динамической памятью. Структура статического ОЗУ представлена на рисунке 2.3.3, где ЭП – это элемент памяти, а УВВ - устройство ввода-вывода.

Рисунок 2.3.3. – Структура статического ОЗУ

Запоминающие элементы заключены в матрице, размерностью 2n * 2m, где n, m – целые числа. Один элемент памяти может хранить бит информации. Запоминающим устройством, на этом рисунке является D-триггер, который находится на пересечении i-ой строки и j-го столбца, которые являются выходами дешифраторов строк и столбцов соответственно. Сигнал WR является управляющим и указывает на вид операции (WR=1 – операция записи, WR = 0 – операция чтения). При записи в триггер записывается информация, которая поступает на вход D через шинный формирователь SW. При чтении информация появляется на выходе шинного формирователя, которая поступает с выхода триггера.

Рисунок 2.3.4. – Элемент памяти статического ОЗУ

На рисунке 2.3.5 показано условно-графическое изображение ОЗУ. Сигнал записи показан как WR, сигнал чтения – RD. Сигнал CS (chip select – выбор кристалла) активирует схему памяти для использования, т.е. в пассивном состоянии схема памяти находится в режиме хранения информации.

Рисунок 2.3.5. – Условно-графическое изображение ОЗУ

Временные диаграммы чтения и записи приведены на рисунке 2.3.6. На рисунке “а” изображена диаграмма обращения к ОЗУ для схем совместимая со стандартом от компании INTEL,

Рисунок 2.3.6 – Временные диаграммы обращения к статической памяти

Стрелочками показаны последовательности, в которых должны формироваться управляющие сигналы. DI – (data in)- входные (записываемые в память) данные, DO (data out) – выходные (читаемые из памяти) данные.

Динамическая память DRAM (англ. Dynamical RAM) в отличие от статической памяти, в динамической запоминающим элементом является конденсатор. Запись и считывание информации производится путем открывания транзисторов Т1 и Т2 и подключением накопительной емкости С к шине данных.

Рисунок 2.3.7 – Схема запоминающего элемента динамической памяти.

Обычно микросхемы ОЗУ организуются в виде матрицы ячеек, каждая из которых состоит из одного или более запоминающих элементов (ЗЭ) и имеет свои адрес. Каждый ЗЭ способен хранить один бит информации. Для ЗЭ любой полупроводниковой памяти характерны следующие свойства:

1. два стабильных состояния, представляющие двоичные 0 и 1;

2. в ЗЭ может быть  произведена запись информации  посредством перевода его в одно из двух возможных состояний;

3. для определения текущего  состояния ЗЭ его содержимое  может быть считано.

Для экономии числа контактов ячейки памяти организованы как элементы некой таблицы. При считывании или записи содержимое целой строки переносится в специальный буфер, а после считывания содержимое буфера перезаписывается в ту же строку ЗЭ динамической памяти, производится перезаряд конденсаторов,

Время хранения заряда конденсатором из-за паразитных утечек заряда ограничено. Чтобы не потерять имеющиеся данные, необходима периодическая перезапись информации, которая выполняется во время регенерации (refresh cycle). Это требование, кроме всего прочего, означает, что система основной памяти оказывается недоступной процессору, так как вынуждена «рассылать» сигналы регенерации каждой микросхеме. Операции разрядки-перезарядки занимают определенное время (в современных ЭВМ — от 1 до 5% от общего времени работы с памятью), снижая скорость работы динамической памяти, что является одним из основных ее недостатков. Однако учитывая информационную емкость, низкую стоимость и энергопотребление, этот тип памяти во многих случаях предпочтительнее статической.

При матричной организации ОЗУ (рис. 3.2) реализуется координатный принцип адресации ячеек. Адрес ячейки, поступающий по шине адреса ВМЭ пропускается через логику выбора, где он разделяется на две составляющие: адрес строки и адрес столбца. Адреса строки и столбца запоминаются соответственно в регистре адреса строки и регистре адреса столбца микросхемы. Регистры соединены каждый со своим дешифратором. Выходы дешифраторов образуют систему горизонтальных и вертикальных линий, к которым подсоединены запоминающие элементы матрицы, при этом каждый ЗЭ расположен на пересечении одной горизонтальной и одной вертикальной линии.

ЗЭ, объединенные общим «горизонтальным» проводом, принято называть строкой (row). Запоминающие элементы, подключенные к общему «вертикальному» проводу, называются столбцом (column). Фактически «вертикальных» проводов в микросхеме должно быть, по крайней мере, вдвое больше, чем этого требуется для адресации, поскольку к каждому ЗЭ необходимо подключить линию, по которой будет передаваться считанная и записываемая информация.

Совокупность запоминающих элементов и логических схем, связанных с выбором строк и столбцов, называют ядром микросхемы памяти. Помимо ядра, в микросхеме ОЗУ имеется еще интерфейсная логика, обеспечивающая взаимодействие ядра с внешним миром. В ее задачи, в частности, входит коммутация нужного столбца на выход при считывании и на вход — при записи.

На физическую организацию ядра, как матрицы однобитовых ЗЭ, накладывается логическая организация памяти, под которой понимается разрядность микросхемы, т. е. количество линий ввода-вывода. Разрядность микросхемы определяет количество ЗЭ, имеющих один и тот же адрес (такая совокупность запоминающих элементов называется ячейкой), т. е. каждый столбец содержит столько разрядов, сколько есть линий ввода-вывода данных,