Терминология в области ЭВМ, ВС и комплексов

Динамическая память, используемая в видеобуферах графических адаптеров, специальных циклов регенерации, как правило, не требует, поскольку частота ее чтения при регенерации изображения вполне достаточна для сохранения информации.

Все модули памяти снабжены специальной микросхемой SPD (Serial Presence Detect – микросхема последовательного обнаружения присутствия), которая содержит подробную информацию о модуле (тип, конфигурация модуля, временные задержки, код производителя, серийный номер, дату изготовления и т.п.) Данные из микросхемы SPD считываются на этапе самотестирования компьютера и позволяют настроить параметры обращения к памяти.

Микросхема SPD представляет собой память типа EEPROM (Electrically Erasable Programmable Read-Only Memory – Электрически стираемое программируемое постоянное запоминающее устройство).

Существует стандарт, по которому программируются микросхемы SPD. Он определен на уровне объединенного совета разработчиков электронных устройств (JEDEC) и предусматривает единую байтовую карту программирования в шестнадцатеричном коде, где размещаются данные в объеме 256 байт.

Чтение данных и EEPROM производится по линии SDA при помощи сигнала SCL (сигнал синхронизации) совместно с сигналами адреса микросхемы SA[2:0]. Эти выводы предусмотрены цоколевкой модуля памяти. Микросхема SPD синхронизируется с остальной системой на частоте 80Кгц. Сигналы SA[2:0] служат для выбора микросхемы по заданному адресу.

Рисунок 2.9 – Назначение выводов микросхемы SPD

По требованиям основного стандарта, микросхема программируется один раз. Для исключения возможности стирания содержимого используется вход WP (Write Protect – защита от записи), который устанавливается в положение «блокировка записи».

Для чтения используются команда начала (Старт) и команда остановки (Стоп). Команда Старт инициируется по срезу сигнала SDA, когда сигнал синхронизации имеет стабильный высокий уровень. Команда Стоп инициируется по фронту SDA в момент, когда синхросигнал имеет стабильный высокий уровень. Диаграмма инициализации команд изображена на рисунке 2.10.

Рисунок 2.10 – Инициализация команд Старт/Стоп

Как показано на рисунке 2.11, при передаче данных микросхема согласует данные на линии SDA с каждым фронтом синхросигнала. При этом сигнал на шине данных остается активным на всей длительности синхроимпульса, включая время спада и фронта.

Рисунок 2.11 – Схема передачи данных для микросхемы SPD

Операция чтения данных из SPD происходит следующим образом. Сначала передается адрес считываемого байта, а затем его содержимое. После каждого переданного байта осуществляется отправка сигнала подтверждения.

Рисунок 2.12 – Операция чтения SPD

Проанализировав карту программирования SPD, можно сделать вывод о том, какие байты необходимо считать, для настройки работы устройства. Устройству тестирования для нормального функционирования, необходимо получать данные из следующих байтов SPD:

- Байт 0 характеризует полезный объем информации — количество используемых байт, куда записана информация независимо от типа используемых данных.

- Байт 1 указывает общий информационный объем микросхемы, который может использоваться для записи данных, учитывая также нерегламентированный участок (байты 128-255).

- Байт 2 указывает фундаментальный тип используемой памяти.

- Байты 3-32 предназначаются для описания специфических особенностей используемого модуля памяти. Сюда входят как общие данные, предназначенные для описания используемых микросхем памяти и питающего протокола, так и различные временные параметры, настроенные на оптимальный режим работы и учитывающие особенности типа используемой памяти.

- Байты 33-62 описывают особенности применяемой в модуле фундаментальной архитектуры памяти. Изначально байты 36-61 зарезервированы согласно положению JEDEC JC42.5-97-119 для введения дополнительных параметров, которые будут характеризовать новые технологии, а байт 62 используется для записи номера текущей версии SPD. Так, байты 33-35 уже учтены настоящей спецификацией и используются с момента синхронного ДОЗУ (SDRAM), а остальные байты 36-62 являются уникальными для последующих фундаментальных типов памяти. Например, модуль, основанный на синхронной памяти с применением технологии виртуальных каналов (VCSDRAM — Virtual Channel SDRAM), использует пять последующих байт (36-40), которые характеризуют задержку считывания данных предвыборки для каждого физического банка модуля памяти, задержку между выдачей команд предвыборки (парная предвыборка) и командой чтения/записи, количество адресов сегмента для каждого физического банка модуля памяти, количество используемых каналов и общую ширину всех каналов одного физического банка и всего модуля памяти соответственно. Байты 60 и 61 применяются в SPD модулей, использующих улучшенное синхронное ДОЗУ (ESDRAM — Enhanced SDRAM), и определяют соответственно специфические атрибуты и дополнительную информацию о микросхеме ESDRAM. Все подобного рода особенности также должны быть учтены в соответствующих поправках к общему стандарту (Appendix).

- Байт 63 предназначен для записи контрольной суммы (00h-FFh), характеризующей правильность записанных параметров в байтах 0-62, алгоритм вычисления которой приводился ранее.

- Байты 64-127 используются исключительно для внесения конкретизирующей информации о производителе модуля памяти.

Байты 64-71 предоставляют информацию (код), идентифицирующую производителя модуля согласно спецификации JEDEC EIA/JEP106. Значение 00h не применяется в байтах 64-67 (банк 1), а комбинация 7Fh (продолжение кода, Continuation) индицирует, что данный код вышел за пределы данного диапазона и продолжится в байтах 68-71 (банк 2). Значения 00h и FFh могут использоваться в байтах 68-71, если они не используются в банке 1. Так, каждый байт содержит 7bit полезной информации, плюс дополнительный старший бит четности, и может "разместить" в себе 127 идентификационных кодов вендоров и одну постоянную резервную комбинацию 7Fh, означающую продолжение кода в следующем байте. Например, корпорация IBM имеет идентификационный код в первом байте и кодируется как A4h (собственный код) в байте 64, и 00h в байтах 65-71. Корпорация Kingston имеет кодовую ячейку во втором байте, поэтому для нее в байт 64 запишется значение 7Fh ("переполнение"), в байт 65 собственный код 98h, а последующие байты 66-71 заполняются 00h. Полный список идентификационных номеров системных интеграторов опубликован в документе.

Байт 72 содержит необязательную информацию о местоположении производителя. Поскольку спецификация SPD не содержит таблицы декодирования данной информации о производителе, эти данные могут быть внесены отдельным системным интегратором, который точно знает карту кодирования соответствия вносимой информации.

Байты 73-90 используются для внесения индивидуальной информации в 6bit ASCII-формате, характеризующей сокращенный производственный номер конкретного продукта от конкретного производителя. Иными словами, эта 18-байтная последовательность факультативных данных представляется на основе ASCII-кода (таблица соответствия приводилась ранее). Если количество используемых в номере символов меньше 18, то оставшиеся менее важные байты (символы) заполняются "пробелами" (20h).

Байты 91-92 отражают код ревизии модуля в виде двузначного буквенно-цифрового кода типа rr (или "R") плюс "пробел", кодируемый в ASCII-формате. Данный код не предусматривается спецификацией, аналогично байту 72, и применяется крайне редко. Например, схематически — rr20.

Байты 93-94 применяются для внесения даты изготовления модуля, которую производитель может вносить индивидуально. Информация представляется двумя байтами, характеризующими год (yy) и неделю (ww) изготовления. Байт 93, определяющий год, характеризуется бинарным представлением десятичного числа (BCD — Binary Coded Decimal) и записывается как 00h-63h, соответствуя действительному 00-99 (десятично). Байт 94, определяющий неделю, записывается как 01h-34h, соответствуя действительной 01-52 (десятично). Например, модуль, произведенный в 1999 году на 15 неделе, в карте программирования запишется как 630Fh: 63h — в байт 93, а 0Fh — в байт 94.

Байты 95-98 характеризуют серийный номер модуля памяти, содержащий 4 байта информации типа ssssssss. При этом производитель может применять абсолютно любой метод декодирования информации, чтобы поддерживать уникальный номер для каждого модуля памяти. Понятно, что данная информация дополняет производственный код (байты 73-90).

Байты 99-125 предназначены для внесения дополнительной информации любого характера, почему и относятся к типу "открытой" (свободной) зоны (Open Area).

Байты 126-127 являются зарезервированными и, согласно спецификации, не могут быть переназначены в дальнейшем.

- Байты 128-255 представляют возможность внесения дополнительной информации конкретным системным интегратором, который может использовать оставшийся объем по своему усмотрению — они, как и байты 99-125, являются "открытыми".

Нюансы применения DRAM

Микросхемы динамической памяти весьма критичны к форме управляющих импульсов — крутизне фронтов и величине выбросов (старые микросхемы можно было даже физически вывести из строя недостаточно крутыми фронтами импульсов). Задача формирования этих импульсов осложняется тем, что они поступают на соединенные вместе входы большого количества микросхем памяти. Для улучшения формы в этих линиях обычно применяют последовательные согласующие резисторы с небольшим сопротивлением. Логически управляющие импульсы формируются микросхемами чипсета. Если плата рассчитана на установку большого числа модулей памяти, то в ряде случаев ставят внешние буферные микросхемы. Они имеют большую, чем у БИС чипсета, нагрузочную способность и могут использоваться еще и как логические разветвители сигналов. На дешевых платах без буферов могут возникать проблемы при установке большого количества модулей, особенно если модули содержат много микросхем.

Количество микросхем памяти на модулях определяет нагрузку (активную и паразитную емкостную), которую вносят модули на управляющие и особенно адресные линии. Однобайтные (короткие) модули могут быть «девятичиповыми» («восьмичиповыми», если нет контроля четности) на однобитных микросхемах или «трехчиповыми» (2x4 бит + 1 бит для четности). «Длинные» модули SIMM собирают из 4- или 16-битных (а для контроля четности — и 18-битных микросхем), контрольные биты могут собираться в одном 4-битном корпусе (для ЕСС-памяти). При большом суммарном количестве микросхем на установленных модулях возможно превышение нагрузочной способности шины памяти системной платы, результатом которого будет неустойчивая работа памяти. Особенно сильно это проявляется на дешевых системных платах, у которых адресные и управляющие сигналы от микросхем чипсета подводятся непосредственно к банкам памяти, а не заводятся через внешние буферные микросхемы с повышенной нагрузочной способностью. По этим причинам из модулей одинаковой емкости предпочтительнее модули с меньшим количеством микросхем.

Память критична к питанию. Помимо традиционных микросхем с напряжением питания 5 В существуют и низковольтные микросхемы с номиналом питания 3,3 В. Номинал питания, естественно, должен обязательно соблюдаться. Причиной неустойчивой работы памяти может быть и некачественная фильтрация питающего напряжения (по причине неисправности блока питания или выхода из строя фильтрующих конденсаторов).

Микросхемы одного и того же объема могут иметь различный формат матрицы. Например, матрица из 4М ячеек может иметь формат (количество строк х количество столбцов) 1К х 4К, 2К х 2К или 4К х 1К. Поскольку при регенерации должны перебираться все строки, эти форматы обозначаются как 1K-Refresh, 2К-Refresh или 4K-Refresh соответственно. Микросхемы с меньшим количеством столбцов потребляют меньшую мощность, особенно при одиночных обращениях. Микросхемы одного и того же объема формата 4К-Refresh потребляют в 2,3 раза меньше мощности, чем формата 1 К-Refresh в режиме одиночных обращений и в 1,2 раза — в страничном режиме. В обычных ПК, как правило, применяются микросхемы с количеством строк 1К или 2К. Микросхемы с количеством строк 4К в основном характерны для портативных компьютеров (экономится энергия), а также серверов и мощных станций (большой объем памяти ставит проблему ее охлаждения).

С точки зрения регенерации при цикле CBR формат матрицы несуществен, от контроллера требуется только соблюдение периода генерации циклов. Контроллер регенерации, осуществляющий классический цикл RAS Only Refresh, должен иметь разрядность счетчика адреса, соответствующую количеству строк применяемых микросхем. Одни контроллеры поддерживают регенерацию для количества строк 2К, другие — для 4К. Микросхемы с меньшей разрядностью адреса строки регенерируются нормально, поскольку за весь цикл счетчика их матрица будет пройдена два или четыре раза. Микросхемы с большей разрядностью адреса строки в полном объеме не регенерируются, что ведет к неработоспособности половины или даже трех четвертей памяти, причем тест POST и некоторые простые тесты эту ситуацию могут не зафиксировать.

Для корректного обращения ко всему объему памяти чипсет должен разделять полный адрес на соответствующее количество битов адресов строк и столбцов. Формат используемых микросхем обычно хранится в регистрах чипсета и задается для каждого банка. Из этого следует, что в банке должны находиться модули одного формата. В принципе, возможна установка микросхем с разрядностью адреса строки, меньшей, чем вырабатывает контроллер памяти. Для этого старший бит (или биты) мультиплексированного адреса в каждом цикле обращения защелкивается специальным регистром по спаду RAS# и в дальнейшем используется как бит адреса столбца. Таким образом может осуществляться преобразование форматов некоторых (или всех) микросхем модуля памяти, однако не для всех систем этот способ успешно работает. Чаще такие преобразователи применяются в модулях с контролем четности или ЕСС, у которых состав микросхем неоднороден по объему и организации.