Шпаргалка по "Схемотехнике управляющих систем"

Автор работы: Пользователь скрыл имя, 21 Января 2014 в 16:02, шпаргалка

Описание работы

Работа содержит ответы на вопросы для экзамена (зачета) по "Схемотехнике управляющих систем"

Файлы: 14 файлов

1,2,3,4,33.doc

— 216.00 Кб (Просмотреть файл, Скачать файл)

13-16,58.doc

— 192.50 Кб (Скачать файл)

13.Каскадирование дешифраторов на базе готовых микросхем

Дешифраторы с большим  числом выходов осуществляются на основе готовых микросхем со входами  стробирования. Стробирующий сигнал разрешает  функционирование микросхемы. Если вход стробирования не активен, то дешифратор не будет реагировать на входной набор .

К 155 ИД3 “из 4 в 16”

Пример дешифратора  на 32 выхода

дешифратор (микросхема серии К155), имеющего четыре адресных входа (для  кода 8—4—2—1) и два входа разрешения VI и V2.

Наличие входов разрешения расширяет функциональные возможности микросхемы. На рис. изображен составной дешифратор, рассчитанный на поступление 32 кодовых комбинаций. Их старший (пятый) разряд подается на вход Х5 дешифратора DC1 непосредственно, а на вход дешифратора DC2 — через инвертор. Поэтому первые 16 комбинаций (от 00000 до 01111), имеющие в пятом разряде 0, дешифрируются DC1 и блокируют DC2. Коды, имеющие в пятом разряде 1 (от 10000 до 11111), дешифрируются DC2 и блокируют DC1.


 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

14

Шифратор . Определение. Описание закона функционирования. Схема реализации УГО.

Шифратор (кодер) – комбинационная схема с m входами и n выходами, преобразующая единичный сигнал на одном из входов в n элементарный параллельный код на выходе схемы.

 

На его входах устанавливается код, соответствующий десятичному номеру входа, на котором появилась логическая 1. Подача сигнала на один из входов приводит к появлению на выходе n разрядного двоичного числа,  соответствующего номеру возбуждающего входа.

Так как каждый разряд двоичного кода принимает 2 значения, то полное количество n- разрядных комбинаций равно 2n- число выходов полного дешифратора.Шифратор широко используется в разнообразных устройствах ввода информации в цифровые системы.

 

Пример:

Требуется спроектировать шифратор , преобразующий сигнал с десятичной Клавы х0,х1,х2,…,х9 в двоично-десятичный код у3у2у1у0 , соответствующее возбуждающей клавиши от 0 до 9. Спроектировать и  получить систему булевой функции.

 

Хi

у3у2у1у0

х0

х1

х2

х3

х4

х5

х6

х7

х8

х9

0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1


у3=х8+х9

у2=х4+х5+х6+х7

y1=x2+x3+x6+x7

y0=x1+x3+x5+x7+x9

 

 

 

 

 

 

 

 

 

 

 

15

Приоритетные шифраторы. Описание закона функционирования . УГО.

Шифратор (кодер) – комбинационная схема с m входами и n выходами, преобразующая единичный сигнал на одном из входов в n элементарный параллельный код на выходе схемы.

В приоритетных шифраторах при возбуждении  нескольких входных линий, выдается код одной из возбужденной линии, обычно выдается код старшей линии или младшей .

Приоритетные шифраторы используются для построения шифраторов клавы, контроллеров прерываний для микроЭВМ и т.п.

Пример:

Требуется спроектировать приоритетный шифратор «из 8 в 3». Приоритет принимается по старшинству.

 

 

  неE

х 76543210

у 210

неЕ0

1

0

0

0

0

0

0

0

0

 хххххххх

00000001

0000001х

000001хх

00001ххх

0001хххх

001ххххх

01хххххх

1ххххххх

000

000

001

010

011

100

101

110

111

1

0

0

0

0

0

0

0

0


 

у2=х7+ 7х6+ 7 6(х5+ 5 4)=х7+х6+х7+х6(х4+х5)=х7+х6+х5+х4

у1=х7+ 7х6+ 7 6 5 4(х3+х2)=х7+х6+х7+ 6 5 4(х3+х2)=х7+х6+ (х3+х2)

у0=х7+ 7 6х5+ 7 6 5 4х3+ 7 6 5 4 3 2х1=х7+ 7 6х5+ 7 6 5 4(х3+ 3 2х1)=х7+ 6х5+ 7 6 5 4(х3+ 2х1)

 

Е – сигнал включения шифратора.

При включении реагирует на входные  сигналы.

Е0-  выходной сигнал разрешения, указывающий  на  отсутствие возбужденных входов при включенном состоянии шифратора.

G – сигнал , говорящий о наличии хотя бы одного возбужденного входа,  при включенном состоянии шифратора.

Х – вектор входных сигналов

У- вектор выходных сигналов

 

 

16.Каскадирование приоритетных шифраторов.

Построим шифратор на 16 входов на базе MC к 155 ИВ 1.

Для включения 16/8=2 мик-мы

На рис.показана схема приоритетного шифратора 16 X 4 (наивысший приоритет имеет вход Х15). Верхний шифратор включается 
только в том случае, если не возбужден ни один из входов Хi; 
нижнего шифратора (все Хi = 1). Четвертый разряд Yз двоичного числа может быть снят также с выхода G верхнего 
шифратора. Логические элементы И-НЕ выполняют функцию 
ИЛИ для сигналов Y двух шифраторов. PRCD-приоритетный шифратор

Е0-  выходной сигнал разрешения, указывающий  на  отсутствие возбужденных входов при включенном состоянии шифратора.

G – сигнал , говорящий о наличии хотя бы одного возбужденного входа,  при включенном состоянии шифратора.

Х – вектор входных сигналов

У- вектор выходных сигналов

Е – сигнал включения шифратора

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

58

М/сх репрограммируемых  ПЗУ. Классификация. Элемент памяти. Структура м/сх. УГО. Режим работы.

РПЗУ позволяет многократно  выполнять прог-ние от 100 до 10000 раз

2 группы: 
1 запись и стирание инф. осуществляется электрическими сигналами.

2 запись осуществляется с помощью   эл. сиг. , а стирание – ультразвукового излучения.

В качестве элемента памяти используется МОП тр-р с плавающим затвором

Работает в 4 режимах

1 Программирование

2 Считывание

3 Хранение

4 Стирание

1 Режим программирования

В этом режиме на исток, сток и затвор подается полож. напряжение.

Uз >Uc; Uз>Uи; Uз=+36В

Диод находится в закрытом состоянии.

Если подаем полож. напряжение на затвор, образуется слой, обогащенный электронами, т.е. образуется большой отрицательный  заряд-это равносильно записи в  данный тр-р «0».

Не образуется канал м/у И и С и кнал в раб. режиме создать невозможно.

2 Режим считывания

Стопнозатворная харатеристика.

Подается раб. напряжение Up=Uсчит.

Подается на затвор, кот. такой вел. , кот-ся м/у 2 пороговыми значениями. Создается  канал м/у С и И  и протекает  ток стока = лог. «1».

3 Режим хранения

На З подается 0 напряжение и  не создается условия для рассеивания  зарядов под затвором. Инф. может  храниться годами.

 

4 Режим стирания

На затвор подается отриц. напряжение

Uз<0; Uз=-36В

Заряд будет рассеиваться. Т.е стираться  во всех элементах памяти, т.е. отриц. заряд вытесняется из области канала.

УГО

 

CS – выбор м/сх

RD – разрешение считывания

PR – разрешение режима программирования

ER – сигнал стирания инф.

Upr – напряжение программирования

I=211*8=16кбит

1 р. программирования

Upr=-36В

=0

=0

2 р. считывания

Upr=-12B

код А

=0

=0

=1

=1

3 р. хранения

=1

4 р. стирания

Upr=-36B

=0

 

 

 

 

 


32,38,39,40,45,46.doc

— 106.00 Кб (Просмотреть файл, Скачать файл)

36-37,29-31.doc

— 4.97 Мб (Просмотреть файл, Скачать файл)

41,42,43,44.doc

— 374.50 Кб (Просмотреть файл, Скачать файл)

9,10,11,12,34.doc

— 96.50 Кб (Просмотреть файл, Скачать файл)

ВОПРОСЫ ПО КУРСУ.doc

— 34.50 Кб (Просмотреть файл, Скачать файл)

Информация о работе Шпаргалка по "Схемотехнике управляющих систем"